RLDRAM 3：内存

美光科技推出了第三代低延时DRAM,它是一种高带宽内存技术,能更有效的传输网络信息。     

内存技术发展趋势

随着市场上硬件技术的迅速发展,内存的研发也从EDO、PC-66 SDRAM发展到PC-100 SDRAM、PC-133 SDRAM,及DDR SDRAM、Direct Rambus DRAM,其目的在于提高内存的带宽(Bandwidth),以避免内存本身的带宽限制造成高速CPU运算的瓶颈。     

Altera Stratix V FPGA提供RLDRAM 3存储器支持

Altera公司发布StratixV系列FPGA,适用于支持Micron技术公司的下一代低延时DRAM（RLDRAM3存储器）。Stratix V FPGA采用新的存储器体系结构,降低延时,     

Memec与Xilinx和Infineon合作创建RLDRAM演示套件

科汇盈丰和科汇的设计工程部门MemecDesign宣布,为在基于FPGA的应用中用高速RLDRAM(低延迟动态随机存取内存)进行设计推出完整的解决方案。在盈丰美洲提供的MemecDesignRLDRAM演示平台中,包括1片XilinxVirtex-IIFPGA、4片InfineonTechnologies的32位HYB18RL25632RLDRAM芯片、MemecDesignRLDRAM控制器、工作频率200MHzDDR(每引脚每秒400兆位)的物理接口以及标准的P160接口。平台还包括一个模块已经预先编程的参考设计实例,可以直接进行设置和测试。RLDRAM控制器利用RLDRAM独特的内部结构加速随机存取,使其速度比…     

科汇盈丰和Memec Design与Xilinx和Infineon合作创建RLDRAM演示套件

<正> 科汇集团旗下全球领先半导体分销商科汇盈丰和科汇的设计工程部门Memec Design近日宣布,为在基于FPGA的应用中用高速RLDRAM(低延迟动态随机存取内存)进行设计推出完整的解决方案。这款RLDRAM演示平台包括1片Xilinx Virtex-Ⅱ~(TM)     

一种适用于DDR SDRAM控制器的DLL新结构

提出了一种适用于DDR SDRAM控制器的DLL新结构,在不同的工艺、电压和温度(PVT)条件下,DDR SDRAM的数据经过传输线传输后均能被器件采样到正确的数据。采用256M133MHz DDR SDRAM和1.5V、0.16μm CMOS标准单元库,模拟和测试结果都表明了该结构的正确性。该结构同样可用于其它不同PVT条件下需要固定延迟的电路。