RS(255,239)码编码器的设计与实现

分析研究了 RS码的编码原理 ,使用 MAX+PLUSII软件和 VHDL硬件描述语言 ,采用自顶向下设计方法设计 RS(2 5 5 ,2 3 9)码编码器 ,并装入一片到 Altera公司的 FPGA芯片 EP1 K3 0 TC1 44 - 3 ,而且就工作频率和器件面积问题对设计进行了改进 .     

用FPGA实现RS编码器

介绍了数字系统自上而下的设计思想以及FPOA和VHDL的基本特点,并根据RS编码器原理,按照自上而下的思想,利用VHDL在FPGA芯片上实现了RS编码器.     

用FPGA实现RS编码器

介绍了数字系统自上而下的设计思想以及 FPGA和 VHDL的基本特点 ,并根据 RS编码器原理 ,按照自上而下的思想 ,利用 VHDL 在 FPGA芯片上实现了 RS编码器     

CMMB系统中RS编码器的实现

RS码是目前最有效、应用最为广泛的差错控制编码方式之一.CMMB系统中采用RS码作为信道编码的外码,既可以纠正数据信号传输中的随机错误,又可以纠正由于噪声等造成的突发错误.本文在分析CMMB系统中RS码编码原理的基础上,设计了一种基于FPGA的RS编码器,并重点分析了其中能够实现高速运算,且结构简单的的乘法器.     

USB IP Core的设计

USB(通用串行总线)足一种新的外设连接技术，凭借其速度上的优势和良好的通用性等优点得到了广大使用者的认可，已经逐步成为PC机的一种标准接口．USB设备端接口控制芯片是一个USB应用设备与主机通信的桥梁，而USB内核(USB Core)则是：占片内部的一个关键模块．本文以USB设备端接口控制芯片的设计项目为背景，简单介绍了USB1．1规范的协议层内容，讨论了USB设备控制芯片的整体框架，重点描述了芯片中USB内核的功能结构及设计思路，此外，还介绍了对USB内核的功能仿真和系统验证．     

一种RS(15,9)译码器的FPGA实现

提出一种基于新的域内乘法器的RS(15,9)译码器FPGA解决方案,通过设计合理的流水线和模块化结构,使得此译码器具有实时处理的能力。根据域内乘法的特点,导出域内乘法器的等效按比特与异或逻辑运算形式。FPGA内部有大量的逻辑资源,利用这些逻辑实现的域内乘法器可以工作在更高的频率。将域内除法分解为乘法和求逆两部分,其中求逆运算采用查表法,充分利用FPGA内部SLICE的寄存器资源。仿真表明此译码器可以应用于对处理速度要求苛刻的场合,并且具有实时译码的能力。     

基于FPGA实现波形成型器IP—Core的技术研究

主要研究通用波形发生器的设计问题。首先讨论了它的原理，然后给出基于FPGA实现通用波形发生器的硬件结构，最后用VHDL语言实现了波形成型器的软核IP-Core，并载入硬件验证了设计的正确性。     

利用可编程器件设计DVB—C系统中的RS编码器

通过对RS码的原理和算法进行研究和比较，我们认为使用Berlekamp算法在利用FPGA设计RS编码器时占用的硬件资源较少。本的重点部分说明应用Berlekamp算法设计编码器的方法和过程。     

Turbo码编码器IP核设计及验证

深入研究了Turbo码编译码理论,结合IMT-2000中W-CDMA标准进行编码器IP核设计,实现了两个分量编码器同时归零;对数据采用流水处理,并在内部加入了并串转换,使其方便地应用于编码器验证平台的SOPC系统中;采用Quartus Ⅱ开发工具在APEX20KE系列FPGA芯片上实现了具有高速性、可变码率的编码器,器件综合后最高频率达120MHz,可以用于第三代移动通信系统。     

数据采集接口ADC_USBIP核的设计和验证

USB接口以其速度快、功耗低、使用方便,为PC外设的数据采集设备提供了很好的支持。ADC_USB IP核是为了实现数据采集器AD与PC之间高效传输数据以及控制而设计的。介绍了USB总线协议和通信原理,重点阐述了ADC_USB IP核关键模块的设计和验证,对USB协议的数据流、传输等进行了深入的分析,用Verilog HDL对IP核RTL级代码进行了编写,在Quartus软件平台上进行了FPGA综合,并在FPGA开发板上调试成功。     

基于8051单片机IP设计等精度频率测量系统

本设计应用SOPC和8051单片机IP技术,设计一个等精度频率测量系统。通过在FPGA中嵌入8051单片机IP来取代单片机+FPGA方案中的实际的单片机,既节省了成本又充分利用FPGA内部资源。     

应用8051单片机IP设计相位测量仪

本设计应用SOPC和8051单片机IP技术,设计一个高精度的相位差测量仪。通过在FPGA中嵌入8051单片机IP来取代单片机+FPGA方案中的实际的单片机,既节省了成本又充分利用FPGA内部资源。     

一种I2C主控器IP核的设计与FPGA实现

介绍了一种I^2C主控器件IP核的系统结构确定、模块划分、系统仿真方法及综合过程,在Xillnx公司的SpartanⅡ FPGA上实现了设计,并使用软逻辑分析仪观测I^2C核工作的过程,最后与微处理器核协同进行板级测试,证明所得到的用Verilog HDL语言编写的IP核能够用于SOC（系统芯片）的构建。     

基于FPGA的ARINC429总线IP核的设计与实现

为使计算机与ARINC429总线设备之间的数据通信更加方便,同时最大可能地降低设计成本.设计了ARINC429总线协议IP核,协议处理模块功能可以由可编程逻辑器件FPGA通过逻辑设计来实现,从而将总线的协议处理模块均集成于FPGA芯片上.在开发总线协议IP核时采用功能模块化方法,将逻辑设计划分为数据协议处理模块、缓冲模块、定时模块等部分.最后通过仿真验证,结果表明429总线协议IP核能够实现多通道数据的收发,逻辑设计符合ARINC429总线的数据传输要求,且满足特定场合的应用.     

基于对偶基的比特并行算法实现RS编码

以DVB-C系统中的RS编码为例，参照Berlekamp比特串行乘法器，提出了一种基于对偶基的比特并行乘法器的方法来实现RS编码器，可以达到较高的吞吐率，从而可以采用FTGA／CPLD实现高速RS编码。