一种用于SRAM快速仿真的模型

根据静态随机存储器（SRAM）电路及版图的设计特点,提出了一种新的可用于SRAM设计的快速仿真计算模型．该模型仿真快速准确,能克服Spice仿真软件对大容量SRAM版图后仿真速度较慢的缺点,在很大程度上缩短了设计周期．同时,它的仿真结果同Synopsys公司的Nanosim软件仿真结果相比偏差小于5％．该模型在龙芯Ⅱ号CPU的SRAM设计中得到了应用;芯片采用的是中芯国际0.18μm CMOS工艺．流片验证了该模型对于大容量的SRAM设计是准确而有效的．     

一种新的基于SRAM的快速综合技术

对静态随机存储器(SRAM)全定制设计过程中的版图设计工作量大、重复性强的问题进行了分析,并在此基础上提出了一种新的应用于SRAM设计的快速综合技术。这种技术充分利用SRAM电路重复单元多的特点,在设计过程中尽可能把电路版图的硬件设计转换为使用软件来实现,节省了大量的版图设计和验证的时间,从而提高了工作效率。这种技术在龙芯Ⅱ号CPU的SRAM设计中得到了应用;芯片采用的是中芯国际0.18μm CM O S工艺。流片验证表明,该技术对于大容量的SRAM设计是较为准确而且有效的。     

纳米SRAM寄生双极晶体管效应的仿真研究

以65nm双阱CMOS（Complementary Metal Oxide Semiconductor）工艺的SRAM（Static Random Access Memory）为研究对象,采用三维数值模拟方法,结合SRAM中晶体管布局和邻近SRAM的相对位置,对寄生双极晶体管效应致纳米SRAM内部节点电势多次翻转的产生机制进行了深入阐述,对寄生双极晶体管效应致纳米SRAM发生MCU（Multiple Cell Upset）的影响因素进行了详细研究.发现寄生双极晶体管效应致SRAM内部节点电势多次翻转源于N阱中两个PMOS漏极电势的竞争过程,竞争过程与寄生双极晶体管效应的强弱相关,需综合考虑PMOS源极与N阱接触的距离、PMOS漏极与N阱的电势差两个因素.在纳米双阱CMOS工艺的SRAM中,PNP寄生双极晶体管效应对MCU起着重要作用.减小阱接触与SRAM单元的距离,可减弱邻近SRAM的寄生双极晶体管效应并降低MCU的发生概率,即使阱接触距离很近,特殊角度的斜入射和高LET（Linear Energy Transfer）值离子入射仍存在触发邻近SRAM的寄生双极晶体管效应并导致MCU的可能.     

一种同步流水线SRAM读写控制模型

设计了一种同步流水线静态随机存储器读写控制系统的行为级模型。分析了存储器芯片的控制信号和工作时序要求,利用Verilog硬件描述语言对存储器芯片的读写系统进行了行为级建模。系统包括主机、总控制器和存储器三部分,其中总控制器又包括信号源发生器和数据收发控制器两个子模块。利用Modelsim软件对系统行为级模型进行了仿真验证,结果表明系统控制模型在非猝发(常规)、线性猝发、交织猝发三种工作模式下均可对存储器进行正确读写操作。该模型将主机端源控制信号数量减至最少,极大简化了读写控制流程;采用系统时钟双沿对数据采样传输,提升了系统的稳定性。     

CMOS标准单元后仿真及其时序信息的建立

时序信息是标准单元特征化参数的重要组成部分.针对全定制标准单元的版图,在进行LVS验证之后,采用寄生参数提取工具对其进行晶体管级的寄生参数提取,得到单元内部的详细寄生电容和电阻值.提出了一种建立标准单元时序信息的方法,并以一个具体标准单元为例对其进行了版图后仿真,结果表明该法行之有效.     

一种双存取SRAM接口电路设计

存储器对DSP的性能影响很大,双存取SRAM能以单端口SRAM的面积实现类似双端口SRAM的功能。提出一种实现存储器单周期双存取功能的驱动电路的设计,根据访存时序改进了DSP总线结构和双存取SRAM的接口控制单元。仿真结果表明,双存取SRAM驱动电路与DSP总线能够实现有效的连接和高效的访存性能。     

一种新的大容量SRAM编译器设计

介绍了一种大容量的SRAM编译器设计技术。根据SRAM容量和结构,提出了新的建模方案,并建立更优化的时序和功耗模型。同时,根据大容量SRAM在面积和性能上的需求,选择不同的译码器和拼接结构,采用合适的IP核进行拼接,并从结构上实现。对512 kb和1 Mb的SRAM进行了流片测试,测试结果表明,该方案对于大容量的SRAM编译器设计是有效的。     

一种用SDRAM替代SRAM的方法

比较了SRAM和SDRAM的不同。SRAM使用方便，而SDRAM在价格和容量上占有优势。随后提出了一种用SDRAM替代SRAM的方法。这种方法简化了SDRAM的使用，使之更容易操作。     

一种高速CMOS SRAM读出灵敏放大器的设计

提出了一种ＣＭＯＳ ＳＲＡＭ读出灵敏放大器的新结构。该放大器同传统的ＰＭＯＳ电流镜放大器和ＰＭＯＳ交叉耦合放大器相比，具有速度快、增益大、功耗小等特点，可广泛应用于ＳＲＡＭ的设计中。最后，用ＨＳＰＩＣＥ的仿真结果证明了该设计的正确性及其优点。     

一种面向可容错应用的低功耗SRAM架构

提出了一种面向可容错应用的低功耗SRAM架构。通过对输入数据进行预编码,提出的SRAM架构实现了以较小的精度损失降低SRAM电路功耗。设计了一种单端的8管SRAM单元。该8管单元采用读缓冲结构,提升了读稳定性。采用打破反馈环技术,提升了写能力。以该8管单元作为存储单元的近似SRAM电路能够在超低压下稳定工作。在40 nm CMOS工艺下对电路进行仿真。结果表明,该8管单元具有良好的稳定性和极低的功耗。因此,以该8管单元作为存储单元的近似SRAM电路具有非常低的功耗。在0.5 V电源电压和相同工作频率下,该近似SRAM电路的功耗比采用传统6管单元的SRAM电路功耗降低了59.86%。     

Finite-Point-Based Transistor Model: A New Approach to Fast Circuit Simulation

In this paper, a new approach of transistor modeling is developed for fast statistical circuit simulation in the presence of variations. For both the I-V and C-V characteristics of a transistor, finite data points are identified based on their physical meanings and their importance in circuit operation. The impact of process and design variations is embedded into these key points using analytical expressions. During the simulation, the entire I -V and C -V curves are interpolated from these points with simple polynomial formulas. This novel approach significantly enhances the simulation speed with sufficient accuracy. The model is implemented in Verilog-A to support generic circuit simulators. The accuracy and convergence of the proposed model are comprehensively evaluated through a set of benchmark circuits, including nand, a pass-gate, latches, AOI, ring oscillators, and an adder. Compared to SPICE simulations with the BSIM models, the simulation time can be reduced by 7 times in transient analysis and more than 9 times in Monte-Carlo simulations.     

基于PLI的AC97 Codec快速仿真模型设计

随着数字系统日趋复杂,仿真的时间也越来越长.文中针对AC97的仿真提出了一种加快其仿真速度的方案:设计AC97 Codec的快速仿真模型,即使用Verilog PLI(程序语言接口)设计AC97 Codec数字接口部分周期精确的仿真模型来加速仿真.相对于Verilog,Verilog PLI具有可以灵活地处理数组和存储器、过程控制能力强、可以灵活地处理数据流和控制流等优点,因此便于高层建模.该方案具有通用性强、易于实现、开销低等优点,同时加速效果明显,仿真时间减少了约35%.     

A New Single-Ended SRAM Cell With Write-Assist

A 6T static random access memory (SRAM) cell with a new write-assist (WA) feature is presented. The WA technique reduces the problem of writing a "one" through an nMOS pass device, thereby making a single-ended bit line more attractive. Both active power and leakage power can be significantly reduced. Leakage charge can be pooled to help precharge bit lines. Cell area and performance are competitive with traditional SRAM cell area and performance     

一种快速的基于预积分的SINS等价解算方法

针对传统捷联惯性导航系统(SINS)解算算法解算周期固定、精度提升的同时导致计算量大的问题,引入了预积分技术对传统SINS解算算法中惯性量测数据处理进行等效简化,推导出等价惯性解算方法的状态更新方程.仿真结果表明,与二子样SINS解算方法相比,解算精度没有明显损失,但在解算实时性上有明显提升.     

基于Vogler模型的短波OFDM性能仿真

OFDM(正交多载波调制)是一种在无线环境下具有较高频谱利用率的多载波调制技术,它具有较强的对抗多径干扰和消除符号间干扰的能力.基于Vogler模型出发,根据实测的短波信道参数数据进行了OFDM系统仿真,同时,用导频辅助的方法对信道进行估计,并进行信道补偿,克服了短波信道的多径衰落和多普勒频移等因素的影响,有效降低了系统的误码率,提高了整个系统的性能.     

一种基于马尔可夫模型的快速位同步环路

位同步是数字通信中的一项基础而又关键的技术。在分析常用的位同步技术的基础上，提出了一种基于马尔可夫数学模型的快速位同步环路，环路在阈上／阈下积分序列滤波器、超前／滞后序列滤波器的共同作用下，实现立即清零捕捉、立即移位捕捉、粗跟踪、细跟踪等工作模式，该环路具有立即捕捉同步信息的能力，同时具有良好的抗干扰性能，适应于各种数字通信系统使用，在扩频、突发、时分多址等通信系统中更有优势。     

基于面元投影模型的SAR建筑物快速图像仿真

SAR图像仿真技术是SAR图像理解与应用的重要辅助工具。该文根据SAR图像建筑物解译的需求,结合建筑物的结构特点,提出一种基于面元投影模型的SAR建筑物快速图像仿真方法。该方法通过简化射线跟踪算法加速目标模型到图像平面的几何映射过程,并提出面元投影模型降低散射面元到图像分辨单元中的插值误差。相较于传统SAR图像仿真,该方法实现了仿真精度与速度间的平衡。实验结果表明,该文方法能够快速生成仿真结果,仿真图像与真实图像匹配度高,具有较强的实用价值。     

基于状态向量表示的快速量子仿真算法

本文给出了量子门的符号化表示形式,将n量子线路表示成一个控制位符号向量和一个低阶受控量子门的组合,避免了使用高维矩阵的巨大存储开销.对无循环格雷码生成算法进行扩展,提出了n元k定位二进制数生成算法.提出了快速量子仿真算法FQSA,将输入状态向量分组,用同一酉算子对各组进行矩阵向量乘积运算,从而快速产生输出状态向量.相比其他通用量子仿真算法,FQSA节省了存储空间,并具有最优的时间复杂度.仿真QFT表明,较当前最好的分治算法,FQSA极大降低了运行时间,提高了可仿真量子比特数.