数字合成扫频仪USB2.0接口设计

在对数字合成扫频仪的硬件设计进行概述的基础上,描述了一种基于ISP1362的USB2.0接口设计方案,包括USB接口的硬件结构设计,USB固件程序、驱动程序以及应用程序的设计方法。实验表明,整个设计满足设计要求,传输速率可达33 Mbit·s^-1。     

一种基于FPGA技术的虚拟数字扫频仪的设计

对FPGA技术的优点进行了简单的介绍，针对传统数字扫频仪设计中存在的问题，提出了一种设计数字扫频仪的新方法：该方法采用AD9850产生低频、高精度扫频信号，将FPGA引入到硬制版的设计中，同时充分利用PC机强大的数据采集、处理、显示功能，实现了低频高精度数字扫描、被测网络幅频特性与相频特性的数字显示等。该系统的扫频范围：0．01Hz～1MHz，步长：0．01Hz。该方法具有可靠性强、灵活性大、开发周期短，便于携带等特点，具有很强的实用性，因而应用领域非常广泛。     

基于USB的数字扫频仪测控接口设计

介绍了数字扫频仪测控和USB2.0接口技术,给出了扫频仪测控接口的设计方案及测控软件的主流程图,并在DSP上编程实现了扫频仪测量数据的U盘存取模块,同时在计算机上设计了扫频仪测量结果的在线显示和处理。经实验测试表明,该接口满足了设计要求。     

一种新型扫频仪的设计

选用了一种基于DSP与FPGA结构的新型射频扫频仪的设计方案,重点讨论了其扫频信号源的设计.分析了频率合成技术的发展趋势,介绍了PLL技术和DDS技术的原理,并在此基础上给出了以PLL+DDS方式实现的扫频信号源设计.     

基于DDS技术的虚拟扫频仪的设计与实现

本文介绍了基于DDS技术的虚拟扫频仪的硬件与软件设计，并详述了DDS技术以及用该技术实现扫频信号源的方法。利用该技术开发的虚拟扫频仪具有性能稳定、测试误差小、使用灵活方便等特点，可广泛应用于测试领域。     

一种新型高速扫频仪设计及其实现

目前移动通信领域中设备研发、网络建设、网络优化的测试装置大多只支持单一的网络制式,同时面临扫频速度不够高的问题,为运营商带来诸多不便.提出了一种新型多模高速扫频仪硬件架构,支持各种网络制式,同时采用多通道基带处理方式显著提高了扫频速度,增加打点数目,反映了网络覆盖细节,为网络性能测试、网络优化测试提供了可靠的分析数据.     

低频扫频仪的设计与制作

综合运用了单片机微型计算机、模拟电路、数字电路、液晶显示以及汇编语言等技术，系统解决了电子科研实验室缺乏频率在1MHz以下的扫频仪器的问题。     

基于嵌入式系统便携式扫频仪的设计

提出基于嵌入式winCE操作系统的扫频仪设计方案。使用高效率的VS2005工具在WinCE平台上开发扫频仪的应用交互式界面。介绍扫频仪硬件结构组成,重点讨论WinCE操作系统的移植及流驱动的添加。充分利用WinCE高度集成化、可按需剪裁等特点实现了低功耗低成本的便携式扫频仪。结果表明,设计的便携式扫频仪运转稳定,达到设计要求。     

我的多功能数字扫频仪DIY故事

扫频仪，又叫“频率特性分析仪”，其实就是标量网络分析仪的前身。用它可以测量各种滤波器、高频放大器、天线等设备的频率特性。     

基于TMS320F2812 DSP的音频数字扫频仪研制

本文基于TMS320F2812DSP芯片,设计并实现了一台音频数字扫频仪。采用SPWM调制方法,运用DDS原理寻址正弦表,使用DSP的GP定时器产生占空比按正弦规律变化的PWM波,将滤波调理后得到的扫频信号加到带阻网络输入端,再对带阻网络前后端信号采样,进行频域及时域求解,最后在上位机中绘制出幅频特性曲线。该数字音频扫频仪充分利用了DSP内部的资源,处理速度快,抗干扰能力强,扫频精度高。     

宽带锁相扫频源设计

根据给出的扫频源设计指标,对PLL＋DDS常用组合方式DDS激励PLL和PLL内插DDS进行了分析比较,确定了一种将两种组合方式的优点充分结合起来新的组合设计方案,并对这种方案进行了可行性分析.分析表明,这种组合方式有效地减小了倍频次数N,实现了宽带低相位噪声,同时利用DDS的超高频率分辨率、高频率精确度、容易实现程控等优点与锁相环良好的窄带跟踪滤波特性相结合,实现了细步长、可程控的宽带扫频功能.实验结果证明了方案的正确性.     

数控衰减器研究

应用ＣＡＡ技术研究模拟了ＰＩＮ二极管的电参数特性，并用于数控衰减器的ＣＡＤ。频率范围：１．０～１．７ＧＨｚ，衰减范围：２，４，８，１６ｄＢ，插入损耗≤２．３ｄＢ，ＶＳＷＲ≤２．０。     

基于FPGA的扫频信号源的研究与设计

介绍扫频电路和DDS技术的原理,利用FPGA设计一个以DDS技术为基础的扫频信号源,给出用Verilog语言编程的实现方案和实现电路。并通过采用流水线技术提高了相位累加器的运算速度,通过改进ROM压缩算法以减小存储器的容量,完成了对整个系统的优化设计。运用QuartusⅡ软件仿真验证了程序设计的正确性,最终在硬件电路上实现了该扫频信号源。     

基于金属陶瓷贴片封装的数控衰减器设计

衰减器作为幅度调制器件被广泛用于电子战、雷达、测试设备、通信等各种微波领域。随着信息革命的深入发展,通信、雷达、测试设备等各种微波领域的电子设备趋向于小型化、低成本,对元器件的体积、功耗、可靠性、使用方便性的要求越来越高。文章介绍了一款采用GaAsPHEMT工艺和金属陶瓷贴片封装制作的L波段高精度单片六位数控衰减器的设计方法和研制结果。测试结果表明在频率为DC～2GHz内,衰减步进0.5dB,衰减范围0～31.5dB,插入损耗IL<2.5dB,输入输出驻波比VSWR<1.4,衰减精度|△A_i|<(0.2+3%A_i)dB。附加相移|△φ|<3°,控制方式为TTL电平。     

高性能超宽带单片数字衰减器设计与实现

介绍了一种高性能50MHz～20GHz的超宽带5 bit GaAs数字衰减器的设计、制造和测试结果,并着重介绍实现超宽带的设计.该衰减器通过标准0.5μm离子注入工艺实现.最终的单片衰减器性能如下:插入损耗＜5dB;最大衰减量＞31dB;两端口所有态的电压驻波比＜1.5;所有态衰减精度＜±0.3dB;相位变化量(相对于基态)在-5°～20°之间;1dB压缩点输入功率22dBm(10GHz).     

高性能超宽带单片数字衰减器设计与实现

介绍了一种高性能50MHz～20GHz的超宽带5 bit GaAs数字衰减器的设计、制造和测试结果,并着重介绍实现超宽带的设计.该衰减器通过标准0.5μm离子注入工艺实现.最终的单片衰减器性能如下:插入损耗＜5dB;最大衰减量＞31dB;两端口所有态的电压驻波比＜1.5;所有态衰减精度＜±0.3dB;相位变化量(相对于基态)在-5°～20°之间;1dB压缩点输入功率22dBm(10GHz).     

基于MSP430单片机和DDS技术的频率特性测试仪的设计

为克服传统的模拟式频率特性测试仪价格昂贵、操作不便和性能指标易受温漂因素影响等不足,通过采用数字技术,将先进的DDS和MSP430单片机相结合,设计了一个简易的频率特性测试仪.系统采用模块化设计,具有良好的人机接口,其扫频初始频率及步进值能通过键盘进行设置.系统具有10 MHz带宽,适合高等学校等机构的电子技术、电子测...     

10.4~28 GHz的超宽带6位数字衰减器设计

基于中芯国际40 nm CMOS工艺设计并实现了一种超宽带6位数字衰减器,其工作频率为10.4～28 GHz。该衰减器采用内嵌式开关型结构,6位衰减单元的设计采用T型、桥T型和π型三种拓扑结构。该6位衰减器可以实现0.5 dB的衰减步进,31.5 dB的动态衰减范围。采用大衰减量幅度补偿电路和高匹配特性的衰减位级联结构,衰减器在10.4～28 GHz的频段范围内具有平坦的64态衰减量,衰减器的整体前仿真插入损耗为1.73～2.08 dB,后仿真插入损耗为4.32～6.31 dB,64态的输入输出回波损耗均小于-10 dB。     

一种高频超宽带低插损大衰减范围CMOS数字步进衰减器

设计并实现了一种基于65 nm CMOS工艺的低插入损耗大衰减范围的高频超宽带数字步进衰减器。采用桥T型和π型衰减网络的开关内嵌式衰减结构,该结构具有端口匹配好、衰减精度高的特点;采用恒定负压偏置设计,减小了插入损耗,提高了高频超宽带性能;采用高匹配度的衰减位级联设计,实现了大衰减范围下的高精度衰减。经测试,在10 MHz~30 GHz频带范围内最大衰减量为31.5 dB,衰减步进为0.5 dB,参考态插入损耗<3.5 dB,衰减误差均方根值<0.45 dB。芯片总面积为2.30×1.20 mm^(2)。     

基于虚拟仪器技术的音频扫频信号测量仪

针对目前音频扫频信号的测量的局限性,利用NI公司的PXI-5124数据采集卡,在LabVIEW2012开发环境下,开发了基于虚拟仪器技术的音频扫频信号测量仪,实现了音频扫频信号的直接测量。介绍了开发过程,并给出了基本程序,通过系统测试证实该仪器功能正常,测量结果准确,为音频扫频信号发生器的计量校准提供了新思路。