共查询到20条相似文献,搜索用时 109 毫秒
1.
提出了一种新型隧穿场效应晶体管(TFET)结构,该结构通过在常规TFET靠近器件栅氧化层一侧的漏-体结界面引入一薄层二氧化硅(隔离区),从而减小甚至阻断反向栅压情况下漏端到体端的带带隧穿(BTBT),减弱TFET的双极效应,实现大幅度降低器件泄漏电流的目的。利用TCAD仿真工具对基于部分耗尽绝缘体上硅(PDSOI)和全耗尽绝缘体上硅(FDSOI)的TFET和新型TFET结构进行了仿真与对比。仿真结果表明,当隔离区宽度为2 nm,高度大于10 nm时,可阻断PDSOI TFET的BTBT,其泄漏电流下降了4个数量级;而基于FDSOI的TFET无法彻底消除BTBT和双极效应,其泄漏电流下降了2个数量级。因此新型结构更适合于PDSOI TFET。 相似文献
2.
随着器件尺寸不断缩小,半导体器件面临诸多问题,如短沟道效应严重、泄露电流大、高功耗等,针对这些问题,领域内提出了各种解决方案,其中隧道场效应晶体管得到广泛关注,它是一种新型的低功耗器件,其阈值泄露小,可抗短沟道效应.本文以隧穿场效应晶体管的工作原理、影响器件性能的因素和发展概况为着眼点,简析该新型器件. 相似文献
3.
4.
《固体电子学研究与进展》2015,(5)
提出了一种在源区形成感应PN结的隧穿场效应晶体管,利用Silvaco TCAD对器件的工作原理进行了验证,并仿真分析了器件的静态电学特性以及动态特性。结果表明,这种结构的TFET具有低的亚阈值斜率(51mV/dec.)、高的开态电流(5.88μA/μm)、高的开/关态电流比(ION/IOFF为107)以及低至9ps的本征延迟时间,表明利用该结构的TFET器件有望构成高速低功耗逻辑单元。 相似文献
5.
设计并研究了一种带有轻掺杂漏(LDD)和斜向扩展源(OES)的双栅隧穿场效应晶体管(DG-TFET),并利用Sentaurus TCAD仿真工具对栅长及扩展源长度等关键参数进行了仿真分析。对比了该器件与传统TFET的亚阈值摆幅、关态电流和开关电流比,并从器件的带带隧穿概率分析其优势。仿真结果表明,该器件的最佳数值开关电流比及亚阈值摆幅分别可达3.56×1012和24.5 mV/dec。另外,该DG-TFET在双极性电流和接触电阻方面性能良好,且具有较快的转换速率和较低的功耗。 相似文献
6.
7.
刘安琪吕亚威常胜黄启俊王豪何进 《微纳电子技术》2018,(8):537-543
隧穿场效应晶体管(TFET)在低功耗领域具有很好的应用前景,以优化新型准一维TFET为目的,通过数值仿真研究了以石墨烯纳米带(GNR)为沟道材料的准一维TFET以及受器件尺寸和掺杂浓度控制的器件输运特性及开态和关态电流。以能带调控理论结合局域态密度与电流谱密度间的关系为手段对隧穿效应的机理进行了详细的探讨,分析了禁带宽度、栅覆盖范围、沟道长度和源漏掺杂浓度4个变量对输运过程的影响,进而确定了其对器件性能影响的变化趋势,并总结了相应原则,得到了有利于提高驱动能力、降低静态功耗以及满足数字电路一般性要求的准一维器件的设计策略。这一研究可为基于准一维材料的TFET的设计提供参考,推动基于平面材料的新型器件的发展。 相似文献
8.
9.
Si/Ge异质结双栅隧穿场效应晶体管(DGTFET)较传统硅基DGTFET有更好的电学性能。文章基于Sentaurus TCAD仿真软件,构建了有/无Pocket两种结构的Si/Ge异质结DGTFET器件,定量研究了Pocket结构及Pocket区厚度、掺杂浓度等参数对器件开态电流、关态电流、亚阈值摆幅、截止频率和增益带宽积的影响。通过仿真实验和计算分析发现,Si/Ge异质结DGTFET的开态/关态电流、亚阈值摆幅、截止频率和增益带宽积随Pocket区掺杂浓度增大而增大,而Pocket区厚度对器件性能没有明显影响。研究结果为TFET器件的直流、频率特性优化提供了指导。 相似文献
10.
设计了一种锗源环栅线隧穿晶体管(GAA-LTFET),并采用TCAD工具对其工作原理进行了分析,通过双栅功函数技术抑制寄生点隧穿机制,消除了转移电流曲线上的驼峰现象,提高器件特性。此外,还针对源区掺杂浓度和沟道厚度等关键参数进行了分析和优化,最终器件平均亚阈值摆幅可达33.4 mV/dec,开态电流可达0.64μA/μm,开关比值约为9×10^(8),该器件的优异特性有望促进后摩尔时代超低功耗技术的发展。 相似文献
11.
提出了一种新型的电流控制第二代电流传输器电路。该电路由6个复合管改进型电流镜和1个跨导线性环组成,该电路的电流传输精度远高于基于基本电流镜和级联电流镜实现的电流控制第二代电流传输器(CCCII)的电流传输精度。对电路原理进行了分析,并进行了硬件实验,实验结果表明频率在0~1.3MHz范围内能很好地满足CCCII的电流和电压特性关系,从而证明提出的电路是正确的。 相似文献
12.
提出了一种新型的电流控制第二代电流传输器电路。该电路由6个复合营改进型电流镜和1个跨导线性环组成.该电路的电流传输精度远高于基于基本电流镜和级联电流镜实现的电流控制第二代电流传输器(CCCII)的电流传输精度。对电路原理进行了分析,并进行了硬件实验,实验结果表明频率在0-1.3MHz范围内能很好地满足CCCII的电流和电压特性关系,从而证明提出的电路是正确的。 相似文献
13.
14.
15.
16.
为降低金属或金属硅化物源漏与沟道的肖特基势垒高度以改善肖特基势垒源漏场效应晶体管(SBSD-MOSFET)的开关电流比(Ion/Ioff),采用硅化诱发杂质分凝技术(SIDS)调节NiSi/n-Si肖特基二极管(NiSi/n-Si SJD)的肖特基势垒高度,系统地研究了SIDS工艺条件如杂质注入剂量、注入能量和硅化物形成工艺对肖特基势垒高度调节的影响。实验结果表明,适当增加BF2杂质的注入剂量或能量均能显著提高有效电子势垒高度(φBn,eff),也即降低了有效空穴势垒高度(φBp,eff),从而减小反向偏置漏电流。同时,与传统的一步退火工艺相比,采用两步退火工艺形成NiSi也有利于提高有效电子势垒高度,减小反向漏电流。最后,提出了一种优化的调制肖特基势垒高度的SIDS工艺条件。 相似文献
17.
18.
《Electron Device Letters, IEEE》2009,30(6):608-610
19.