一种基于音频应用的ΣΔpower DAC研究和实现

介绍了一种应用在音频系统的ΣΔpower DAC.对整个ΣΔpower DAC的设计进行了详细的介绍,实际的硬件用Synopsys工具进行了完整的电路设计、仿真和版图设计.在MP3中得到实际应用,音质效果良好.     

一种用于音频DAC的可重构∑-△调制器的设计

设计了一种适于嵌入式FPGA应用的可重构Σ-Δ调制器,并采用高效的流水线结构实现,它能够被设置为3阶或5阶,可支持不同字长（16-/18-/20-/24-位）PCM数据的满幅输入。通过Matlab仿真,针对16位、44.1 kHz、过采样率为128的输入信号,工作在三阶情况下的调制器可以获得超过100 dB的信噪比（SNR）;而在输入为24位1、92 kHz、过采样率为32时,工作在5阶情况下的调制器的信噪比（SNR）超过了150 dB,很好地抑制了通带内的噪声。     

∑△D／A转换原理及应用

本文从信号处理理论的角度，讨论了∑△Ｄ／Ａ转换技术，并介绍了二个应用实例。     

高精度音频∑-ΔDAC的设计

提出了一种用于音频领域的18 bit∑-ΔDAC设计,其中采样率为48kHz的18bit数据经过插值滤波器的过抽样率为128,∑-Δ调制器选用4阶3bit输出的MASH结构,在Matlab下进行了系统仿真,测试结果表明方案可行.     

高精度音频∑-ΔDAC的设计

提出了一种用于音频领域的18 bit∑-ΔDAC设计,其中采样率为48kHz的18bit数据经过插值滤波器的过抽样率为128,∑-Δ调制器选用4阶3bit输出的MASH结构,在Matlab下进行了系统仿真,测试结果表明方案可行.     

用于音频过采样D/A转换器的∑-△调制器设计研究

文章针对采样频率为44.1kHz的16位数字音频信号，采用CookBook方法，研究设计了用于过采样率为64倍的音频数模转换器的五阶3比特输出sigma-deha（∑-△）调制器。该调制器通带内信噪比（SNR）的matlab仿真实验结果达到了120dB以上，能够很好的抑制通带内噪声。该调制器设计结构采用前反馈和负反馈分支的∑△型．大大降低了电路的复杂性，使硬件实现十分方便，具有重要的应用价值。     

∑-△模数转换器研究进展

扼要介绍了Sigma-Delta(∑-△)模数转换器(ADC)的工作原理,总结了国内外该类型模数转换器最新的研究进展,并讨论了目前主要的研究方向.     

高阶∑△调制器的稳定性分析与设计

本文将量化器等效为增益可变的加性噪块模型，研究了１ｂｉｓ高阶∑△调制器的稳定性，提出了一种设计１ｂｉｓ稳定高阶（＞２）∑△调制器的方法，该方法简单有效。     

一种高线性度100 kHz带宽∑△调制器

设计了一个100 kHz信号带宽、80 dB SNDR、3.3 V电源电压的单环三阶∑△调制器.电路采用AB类运放,可在较低静态功耗下实现较高的压摆率.电路采用UMC 0.18μm CMOS工艺制作,版图面积为1.7 mm×1.3 mm.芯片测试结果显示:在12 MHz时钟频率、60倍过采样下,调制器可达到100 kHz信号带宽,75.7 dB SNDR和98 dB SFDR.     

一种稳定的高阶∑—△模／数转换器

文章提出了一种稳定的高阶∑-△模数转换器的设计方法。结合实例，简要说明了多级数字抽取滤波器的设计，并讨论了调制器基内零点优化的方法。设计的∑-△A/D转换器可以满足无线通信应用中大动态范围A/D转换的要求。     

应用于ADSL的多位∑-△数／模转换器的设计

提出了一种应用于ADSL数据传输的多位电流模∑-△数／模转换器(DAC)。采用多位∑-△调制器，可以在低过采样率和低调制器阶数下设计出高性能的调制器。通过采用动态元素匹配(DEM)技术，降低了由于电流模DAC(Steering DAC)电路中电流源单元的不匹配带来的噪声，进一步改善了输出信号的信噪比。     

基于过采样技术的∑-△ A／D转换器的设计

采用基于过采样的∑-△调制技术，设计音频A／D转换器，对量化噪声进行有效的整形，提高了分辨率和带内信噪比（SNR）。对设计进行了详细分析，并给出了有关的电路结构和仿真结果。芯片已采用TSMC 0．18μm CMOS工艺流片成功，在工作频率5．6448 MHz时，该A／D转换器的动态范围达101dB，信噪比为98．2dB，总谐波失真达0．0016％。     

一种13位400kHz1 1mW∑-△模拟／数字转换器

设计了应用于低中频GSM接收机的三阶单环单比特结构∑-△A／D转换器。调制器采用全差分开关电容积分器实现。仿真结果显示，在工作电压为3V、信号带宽200kHz、0．35μmCMOS工艺的条件下，过采样率选择为64，信号／噪声失真比（SNDR）达到85dB，功耗不超过11mW。     

一种∑△音频DAC的设计

设计了一种用于移动通信终端的13bit,8kHz采样的∑△DAC。数字部分的∑△调制器只用了2个加法器实现,占用芯片面积很小。通过直接驱动D类功放,芯片最大输出功率为98mW。仿真表明功放输出效率为86．2％,最大信噪比为80dB。     

具有四通道差分输入功能的ADS1224型24位△-∑模／数转换器的原理及应用

介绍具有四通道差分输入功能的ADSl224型24位△-∑模／数转换器的结构和工作原理．给出ADS1224与AT89C51型单片机的硬件接口电路及软件编程。     

一种高阶1 bit插入式∑-△调制器的设计

介绍了插入式∑-△ A/DC调制器的设计过程,并给出了调制器行为级SIMULINK模型,通过对调制器系统级仿真可以确定调制器的信噪比、增益因子等参数,为其电路设计提供依据.设计了一个4阶调制器,仿真结果显示在128的过采样比、输入信号相对幅度-6 dB的条件下,可获得110 dB的信噪比,达到18 bit的分辨率.     

一种基于标准CMOS工艺的∑-△ADC设计与实现

文章介绍了一款基于华润上华的0.5μmDPTM CMOS工艺的∑-△ ADC设计方法和实现过程.同时对∑-△ ADC实现的基本原理、过采样技术和噪声整形技术进行了论述.最后对其在具体的电路中的实现方法作了相应的探讨.