EAST装置电子回旋共振加热系统中央控制器设计

介绍了基于可编程逻辑门阵列(FPGA)芯片的电子回旋共振加热(ECRH)系统中央控制器的设计,阐述了中央控制器对输入的总控触发信号、等离子体电流信号、ECRH系统状态信号、高压输出状态信号、波输出状态信号、各类停止信号以及各输出控制信号等的处理与控制逻辑.对FPGA程序做了时序仿真,仿真结果表明,该控制器能够实时响应总...     

一种新型的FPGA实现RS422串口通信方法

在FPGA实现RS422串口通信的常用方法中经常遇到诸多问题,如FIFO深度读取不正确、FIFO写数据端口与读数据端口时序竞争、多个模块间信号延时导致FPGA亚稳态等问题,因此设计了一种新型的RS422串口通信实现方法;该方法通过利用寄存器数组作为循环缓存代替FIFO,利用计数器代替传统的波特率产生模块,把常用方法中的多个模块整合成一个模块,只采用一个主时钟,所有寄存器的时钟输入端共享一个时钟,对FPGA逻辑与时序进行了有效约束,避免了FPGA中亚稳态产生;试验结果表明该方法实现的RS422串口通信高速、可靠、稳定,并且利用FPGA实现RS422串口通信,可使整个系统更为灵活、紧凑,减小整个电路的体积,提高系统的可靠性和稳定性。     

基于FPGA的IRIG-B编解码设计与实现

随着系统间时间同步要求的提高,IRIG-B码被越来越多的应用于系统间的时统模块中;针对传统的单片机及专用芯片实现方法已经不能满足产品的可靠性和可移植性的问题,对基于FPGA的IRIG-B编解码设计和实现方法进行了研究;提出了一种将BCD码和二进制码之间相互转换的迭代算法;结合FPGA设计方法对IRIG-B编码和解码方法进行了研究;通过对实验方法进行仿真,结果表明该方法能够正确有效的对时间信息进行IRIG-B格式的解码和编码,并且FPGA内部的实现形式可以大大减少外部芯片及电路的使用,从而大幅提升产品的可靠性和可移植性。     

基于PXI总线高速图像采集显示系统设计

为解决高速Camera Link数据视频图像信号的采集与显示问题,提出了以PXI系统为平台,利用FPGA强大的并行处理能力及内部丰富的块RAM资源,模块化设计PXI接口模块,Camera Link数据接收模块,SDRAM缓存模块及VGA显示控制模块,同时利用FPGA构造出相应的VGA时序信号,控制视频转换芯片ADV7123实现两路图像数据的图形显示的系统设计。试验结果表明,该系统可实现输入100MB/s图像数据的实时显示,达到了预期的效果,具有一定的实用性和推广价值。     

专用软件的硬件化技术

一个专用数据传输、处理系统的全硬件化实现，目标在于掌握基于可编程逻辑器件的硬件设计关键技术，探索用全硬件替代通用CPU加控制电路、软件的软硬结合系统的方法。研究的重点和难点在于怎样实现专用系统软件的逻辑功能的硬件描述，怎样实现软件算法的硬件演化，在计算机中的模拟和验证以及在FPGA中的实现。该系统主要由UART、RAM、积分算法模块和线性多项式计算模块组成。系统参数经由UART传输到RAM中存储以备后续模块取用。采样数据则直接传输到积分算法模块中关系统参数进行运算。线性多项式计算模块对积分模块的运算结，与从RAM中取得的相果和相关系统参数进行多项式运算，得出最终结果输出。     

HD-SDI视频嵌入式图像采集系统设计

为了满足光电测量系统中以HD-SDI接口的数字相机的视频图像处理需求,提出了基于HD-SDI接口的嵌入式图像采集系统解决方案;应用FPGA与TI公司的解码芯片将HD-SDI数字视频的串行数据转换成为并行的图像数据以满足DSP等处理器输入需要;利用FPGA外部扩展一定容量的存储单元来缓冲和重组图像数据,并以特定顺序发送给DSP;图像数据通过DSP的EMIF接口以DMA方式存入DSP内存,从而实现对HD-SDI视频的图像数据采集;系统集成HD-SDI数据链路均衡、解码以及数据采集功能,为DSP的后续图像处理提供了可以无缝连接的数据源。     

嵌入式三维数字成像系统

提出一种基于数字信号处理器(DSP)的嵌入式三维数字成像系统设计方案。该方案的硬件平台由条纹投影模块、数据采集模块、条纹自动分析模块及储存器等其他辅助电路组成。条纹投影模块将DSP输出的正弦光栅条纹, 经视频编码后用DLP投射到物体表面; 数据采集模块通过CCD相机采集被物体表面三维信息调制后的变形条纹图, 并进行视频解码; 条纹自动分析模块中利用相移算法计算折叠相位, 再结合相位展开算法求绝对相位分布。系统软件采用多线程技术并行控制三个模块。在相位解调过程中以软件流水线为主综合运用了循环展开、数据预取和内联函数等多种方法优化解调程序。实验结果表明, 该系统可以高速、准确地实现三维轮廓测量,优化后相位展开程序速度是优化前的7倍。     

基于DSP和FPGA图像采集技术的研究

本文介绍了一种基于可编程逻辑器件(FPGA)和数字信号处理器(DSP)的图像采集系统。采用增强型视频输入处理芯片SAA7111A完成对视频信号的模数转换,以FPGA为数据逻辑控制单元,结合DSP控制实现了对图像的实时采集传输。介绍了系统的整体结构。并详细讨论了FPGA的控制逻辑,DMA图像存取等工作原理。     

PCIe接口的BAC时统节点设计

针对BAC时统节点在PCIe计算机系统中的应用,基于新型线性隔离和PCIe端点硬核应用和BAC码转换解析,实现了一种BAC时统节点设计。实现了该节点的总体电路设计,同时实现了BAC输入信号的线性隔离电路、迟滞比较输出BAC信号采样点电路、BAC信号的A/D转换采集电路、ALTERA FPGA的FIFO和PCIe端点硬核应用设计。基于FPGA实现的PCIe接口、FIFO和控制逻辑计以及实现的线性隔离,在简化节点设计的同时,也大大提高了适用性。     

基于Gate与Matlab的PET电子学仿真系统研究

正电子发射断层成像PET （Positron Emission Tomography）是一套庞大、复杂而又极其精密的大型医疗设备,由成千上万个探测单元及相应的信号采集通道组成,其复杂的采集逻辑直接导致系统前期研发迭代次数多、硬件调试困难,且时间与资金成本投入高。本文通过研究PET系统整体结构及前端电子采集模块的功能,设计出基于Gate仿真软件（Geant4 application for tomographic emission）和MATLAB （matrixlaboratory,Mathworks Inc.）数据处理包的PET电子学仿真架构,利用数字化单事件重建DiSER （digitalsingle-event-reconstruction）模型将Gate仿真得到的湮灭事件的能量、时间信息进行综合,转换为光子脉冲信号并由模数转换器ADC （analog-to-digital converter）进行量化,量化数据输入到现场可编程门阵列FPGA （field programmable gate array）和MATLAB协仿真模块中,验证FPGA硬件采集算法的可行性。待各模块的湮灭事件采集完毕,将多模块数据进一步综合输入到FPGA符合处理模块中,完成PET系统符合单元的功能验证。最后,将设计的算法在基于飞行时间技术的TOF （time-of flight）-PET样机上进行了测试,验证了设计的有效性和正确性。该系统仿真平台可应用于PET系统整个研发周期,其搭建思路也可灵活、有效地拓展到其他领域的系统建模与验证之中。     

基于USB总线的离散量接口设计与实现

为了满足航空电子仿真系统对离散量输入输出控制的需求,设计开发了一种基于USB总线的离散量输入输出接口。该接口采用USB芯片CH375完成板卡与主机数据通信,51单片机作为主控制器,CPLD实现地址译码和逻辑控制,光耦和继电器分别为输入和输出隔离器件,具有采集56路光耦输入信号和56路继电器输出信号的功能。论文详细探讨了系统总体设计、硬件实现、软件配置和工作流程,给出了系统硬件的框架结构、软件架构,详细讨论了系统的驱动软件开发。该接口满足不同仿真系统离散量输入输出的需要,具有稳定性高、可热插拔、通道数目可变的特点,在工程应用中收到了很好的效果。     

Optical binary logic gate-based modified signed-digit arithmetic

A new design approach for a three-step modified signed-digit (MSD) adder is presented that can be optically implemented using binary logic gates. The proposed scheme depends on encoding each MSD digits into a pair of binary digits using a two-state and multi-position encoding scheme. The proposed design algorithm depends on constructing the addition truth table of binary-coded MSD numbers and then using Karnaugh map to achieve output minimization. The optical binary logic gates are obtained by simply programming the decoding masks of a shadow-casting-based optical logic gate system. The proposed scheme results in a simple, compact, and efficient optical binary gate-based parallel addition system.     

Simplification of Space-Variant Parallel Logic Operations Using the Temporal Method

A time-domain encoding method (temporal method) for space-variant parallel logic operations, which can execute different operations in parallel, is proposed. The temporal method is based on temporal encoding of two input patterns, temporal gating of the coded pattern, and decoding by temporal addition of the gated patterns. The first feature of the proposed method is that parallel logic operations can be performed without complex pattern transformations. The second feature is that the logical output can be directly fed to succeeding systems without specific decoding. Therefore, the logic operation system can be constructed using conventional optics and existing spatial light modulators. In order to confirm these features, an optoelectronic experimental system is constructed and space-variant parallel logic operations are performed.     

基于FPGA+DSP的数据采集系统设计与实现

文章阐述了一种基于FPGA+DSP构架的数据采集系统的设计与实现。该系统中FPGA先进行模拟量、频率量、离散量输入的采集,以及RS-422、ARINC429总线的数据接收工作,然后将采集和接收到的数据按约定数据格式,通过HPI发送至DSP,DSP按协议要求完成数据的运算、组合等处理后,FPGA控制HPI读取处理结果并控制离散量输出模块、RS422、ARINC429总线按照所需的数据格式和通讯周期将数据输出至相对应的系统。该系统具有丰富的接口,能满足多种类、不同时序周期的总线通讯。     

一种FPGA芯片在射频干扰下的失效机理

研究了一种Xilinx公司FPGA芯片XC7A200T-2FBG676在射频干扰下的失效机理。通过对该FPGA内核供电引脚注入射频干扰发现,某些频率下,随着干扰强度的增大,FPGA会依次出现三种不同类型的失效,分别为该FPGA的内核失效、I/O失效和配置失效。测试分析和HSPICE仿真表明,内核失效是由于BRAM的逻辑层抗扰性差所致,I/O失效是由于射频干扰下输入/输出信号的同时失真所致,配置失效则是由于配置系统读取错误的配置使能信号所致。研究可为该FPGA芯片或者系统电磁兼容设计以及该FPGA抗扰性检测方案的制定提供指导。