共查询到20条相似文献,搜索用时 0 毫秒
1.
田芳 《电子工业专用设备》2013,42(1):5-7,42
论述了晶圆叠层3D封装中的典型工艺——晶圆键合技术,并从晶圆键合原理、工艺过程、键合方法、设备要求等方面对其进行了深入探讨;以期晶圆叠层3D封装能够应用到更加广泛的领域。 相似文献
2.
3.
4.
5.
6.
3D叠层封装是高性能器件的一种重要的封装形式,其鲜明的特点为器件的物理分析带来了新的挑战.介绍了一种以微米级区域研磨法为主、化学腐蚀法为辅的芯片分离技术,包括制样方法及技术流程,并给出了实际的应用案例.该技术实现了3D叠层芯片封装器件内部多层芯片的逐层暴露及非顶层芯片中缺陷的物理观察分析,有助于确定最终的失效原因,防止失效的重复出现,对于提高集成度高、容量大的器件的可靠性具有重要的意义. 相似文献
7.
超大规模集成电路(VLSI)技术的不断革新要求 IC 产品和其它系统元素之间的互连数目不断增长,而且互连线要短,电信号线仍将维持大容量和高速度。为了跟上 IC 对封装的速度和密度增长的要求,需要更多地使用薄膜多芯片组件。这里推荐一种既能满足将来的要求又能突破先前已有方法的局限性的3-D 叠层技术。 相似文献
8.
10.
3D封装的发展动态与前景 总被引:6,自引:2,他引:6
3D封装是手机等便携式电子产品小型化和多功能化的必然产物。3D封装有两种形式,芯片堆叠和封装堆叠。文章介绍了芯片堆叠和封装堆叠的优缺点、关键技术、最新动态和发展前景。 相似文献
11.
12.
文章以一款实用高性能CPU的2.5D封装有机基板为研究对象,对有机基板制备的工艺流程、关键技术难点进行了详细实验和讨论,最终完成了合格样板的制作,并形成小批量产晶的生产能力。 相似文献
13.
14.
15.
16.
17.
18.
《电子工业专用设备》2011,40(10):62-62
高通(Qualcomm)先进工程部资深总监Mat-tNowak日前指出:在使用高密度的硅穿孔(TSV)来实现芯片堆叠的量产以前,这项技术还必须再降低成本才能走入市场。他同时指出:业界对该技术价格和商业模式的争论,将成为这项技术未来发展的阻碍。 相似文献
19.
叠层芯片封装技术,简称3D,是指在不改变封装体外型尺寸的前提下,在同一个封装体内于垂直方向叠放两个以上的芯片的封装技术,它起源于快闪存储器(NOR/NAND)及SDRAM的叠层封装。叠层芯片封装技术具有大容量、多功能、小尺寸、低成本的特点,2006年以来3D技术逐渐成为主流。随着NAND快闪存储器市场的高速增长及3D技术的兴起,加之TSOP封装成本低、柔韧性强,所以TSOP封装得以重新焕发生机。 相似文献