硅高压VDMOS漂移区静态物理模型的一种改进

在Yeong-seukKim等人模型[1]的基础之上,提出了一种改进的VDMOS静态物理模型。该模型特别考虑了VDMOS器件中漂移区载流子的密度分布,并且近似得到了漂移区中泊松方程的解析解。器件模拟软件MEDICI的模拟结果验证了改进静态物理模型的计算精度,与Yeong-seukKim等人的模型相比,改进模型的计算精度有较大的提高。     

VDMOS晶体管中准饱和效应的研究

本文详细研究了VDMOS晶体管中的准饱和效应。研究表明,这种效应是由于器件的结型场效应晶体管区域内载流子速度饱和所引起。为了研究准饱和效应及其与不同的器件设计参数的关系,我们进行了两维数字模拟。大范围的电压和电流实验结果证实了计算的直流特性。另外,为了避免准饱和效应,确定了对p型基体间隔设计的限制。     

VDMOS准饱和特性数学模型研究

借助电脑软件仿真深入研究了VDMOS电场分布特性,并且从数学角度研究了VDMOS漂移区垂直方向上电压降落的情况。建立了VDMOS准饱和特性的数学模型,给出了VDMOS工作在临界准饱和区域的栅极电压的计算方法,为器件工作的安全区域设定了边界条件。在研究过程中发现,VDMOS漂移区垂直方向上的电场最大值出现的位置基本固定不变,它不随着栅极电压、漂移区掺杂浓度和栅氧厚度的变化而变化,而是随着漏电压的变化而变化,这主要是由于漂移区内B区域横截面积和电子速度都在随着栅极电压的增大而增大造成的。此结论不仅为文中准饱和模型的创建提供了一种简便的方法,而且对以往模型的简化和改进提供了理论依据。     

基于变化电子流向的一种高压VDMOS静态物理模型

研究了高压VDMOS内部电子流向的变化,提出了其近似解析表达式,在此基础之上,求得了电子密度分布变化的解析表达式,从而建立了高压VDMOS的一种改进静态物理模型。计算结果表明,由于这一模型是基于更为合理的电子流向变化和电子密度分布变化的解析表达式而建立的,所以与Yeong-seuk Kim等人模型和参考文献[2]的模型相比,在较大的工作电压范围内,其计算精度的提高都是非常显著的。     

高压LDMOS准饱和效应研究

借助于SILVACO TCAD仿真工具,研究了高压LDMOS电流准饱和效应(Quasi-saturation effect)的形成原因。通过分析不同栅极电压下漂移区的耗尽情况以及沟道与漂移区电势、电场和载流子漂移速度的分布变化,认为当栅压较低时,LDMOS的本征MOSFET工作在饱和区,栅压对源漏电流的钳制明显,此时沟道载流子速度饱和;而在大栅压下,随着沟道导电能力的增加以及漂移区两端承载的电压的增大,本征MOSFET两端压降迅速降低,器件不能稳定地工作在饱和区而进入线性工作区,此时沟道中的载流子速度不饱和。LDMOS器件的源漏电流的增大主要受漂移区影响,栅压逐渐失去对器件电流的控制,此时增大栅压LDMOS器件的源漏电流变化很少,形成源漏电流的准饱和效应。最后,从器件工作过程对电流与栅压的关系进行了理论分析,并从理论结果对电流准饱和效应进行了深入分析。     

一种便携式VDMOS单粒子试验测试系统

设计了一种在线测试系统,用于监测垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件在单粒子试验中的单粒子效应。简述了实验原理,从偏置设计与波形获取及仪器控制与远程监测多个方面详细论述了测试系统的硬件结构;给出了软件的设计流程及测试系统的操作界面。最后应用该自动测试系统开展了试验,结果表面该系统稳定可靠,便携易用。     

基于Saber的一种简化LDMOS静态物理模型

通过深入研究高压LDMOS器件内部的物理特性,给出了一个简化LDMOS物理模型。在漂移区,采用解析方法求解漂移区电场微分方程,经过合理假设,利用一种改进算法得到漂移区的电压降,在保证模型一定精度的前提下,简化了模型计算过程。特别是,根据Saber软件建模要求,将其改造成为适用于Saber的一个LDMOS模型,该模型能够嵌入到Saber进行电路仿真。     

基于Saber的一种简化LDMOS静态物理模型

通过深入研究高压LDMOS器件内部的物理特性,给出了一个简化LDMOS物理模型。在漂移区,采用解析方法求解漂移区电场微分方程,经过合理假设,利用一种改进算法得到漂移区的电压降,在保证模型一定精度的前提下,简化了模型计算过程。特别是,根据Saber软件建模要求,将其改造成为适用于Saber的一个LDMOS模型,该模型能够嵌入到Saber进行电路仿真。     

一种200V/100A VDMOS器件开发

分析了功率MOSFET最大额定电流与导通电阻的关系,讨论了平面型中压大电流VDMOS器件设计中导通电阻、面积和开关损耗的折衷考虑,提出了圆弧形沟道布局以增大沟道宽度,以及栅氧下部分非沟道区域采用局域氧化技术以减小栅电容的方法,并据此设计了一种元胞结构。详细论述了器件制造过程中的关键工艺环节,包括栅氧化、光刻套准、多晶硅刻蚀、P阱推进等。流水所得VDMOS实测结果表明,该器件反向击穿特性良好,栅氧耐压达到本征击穿,阈值电压2.8V,导通电阻仅25mΩ,器件综合性能良好。     

一种新型VDMOS器件结构的设计与实现

垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件是一种以多子为载流子的器件,具有开关速度快、开关损耗小、输入阻抗高、工作频率高以及热稳定性好等特点。提出一款60 V平面栅VDMOS器件的设计与制造方法,开发出一种新结构方案,通过减少一层终端层版图的光刻,将终端结构与有源区结构结合在一张光刻版上,并在终端工艺中设计了一种改善终端耐压的钝化结构,通过使用聚酰亚胺光刻胶(PI)钝化工艺代替传统的氮化硅钝化层。测试结果表明产品满足设计要求,以期为其他规格的芯片设计提供一种新的设计思路。     

一种考虑自热效应的AlGaN/GaN HEMT大信号模型

当AlGaN/GaN HEMT输出高功率密度时,器件沟道温度的升高将引起电流的下降(自热效应).提出了一种针对AlGaN/GaN HEMT改进的大信号等效电路模型,考虑了HEMT自热效应,建立了一种改进的大信号I-V特性模型,仿真结果与测试结果符合较好,提高了大信号模型的精度.     

VDMOS的导通电阻模型

导通电阻是衡量VDMOS器件性能的重要参数之一,是高开关效率,低功耗VDMOS器件的主要设计指标.从VDMOS器件物理结构出发,利用半导体基本物理方程,如泊松方程,提出了一种建立精确导通电阻模型的方法.采用弧形边界对颈区电阻进行建模;通过考察载流子运动规律,求解泊松方程,结合器件结构与边界条件建立外延层模型.该方法物理概念清晰,规避了经验参数,考虑了器件结构参数对导通电阻的影响.该模型与MEDICI模拟结果相比较有良好的一致性.     

评价功率VDMOS器件SEB效应的畸变NPN模型

构建了一个半径为0.05μm的圆柱体,用于模拟单粒子辐射功率VDMOS器件的粒子径迹,且圆柱体内新生电子和新生空穴的数目沿圆柱体的半径方向呈高斯分布。考虑到功率VDMOS器件的SEB效应与寄生NPN具有直接关系,提出了一种畸变NPN模型,并通过合理假设,推导出功率VDMOS器件在单粒子辐射下安全漏源偏置电压的解析式。结果表明,使用解析式计算得到的SEB阈值与TCAD仿真结果吻合较好。该模型可被广泛用于功率VDMOS器件SEB效应的分析和评价,为抗辐射功率VDMOS器件的选型及评价提供了一种简单和廉价的方法。     

An ON-resistance closed form for VDMOS devices

An analytical ON-resistance expression for different designs of VDMOS (vertically diffused metal-oxide-semiconductor) devices which takes into consideration the two-dimensional (2-D) nature of the current flow is obtained. This expression differs from other models that overestimate this resistance for large cell spacings. This formulation is in close agreement with experimental points obtained from the interdigitated fabricated structures and with 2-D simulations. Moreover, the effect of a two-level oxide thickness on the ON resistance has been investigated for the interdigitated case     

An Advanced Effective Capacitance Model for Calculating Gate Delay Considering Input Waveform Effect

In deep submicron designs, predicting gate delay time is a noteworthy work for Static Timing Analysis. The effective capacitance Ceff concept is usually used to calculate the gate delay with interconnect loads. Conventionally, the input-signal to the gate is always assumed as a ramp waveform. However, the input signal is also the output of CMOS gates with interconnect loads and not the ramp waveform. Thus the simple assumption as a ramp signal results in significant influence on the delay calculation. In this paper, an advanced effective capacitance model is proposed to consider both the input waveform effect and the interconnect loads, where the nonlinear influence of input waveform is modeled as one part of the effective capacitance for calculating the gate delay. Experimental results show a significant improvement in accuracy when the input waveform effect is considered.     

一种考虑复合电流的SiC LBJT行为模型改进

介绍了一种考虑基区SiC/SiO₂界面处复合电流的SiC LBJT改进模型。分析了横向碳化硅双极结型晶体管与其垂直结构之间的区别,将横向BJT的外延层和半绝缘机构等效为衬底电容。再引入一个平行于SiC BJT基极结的附加二极管来描述复合电流,以垂直SiC BJT的SGP模型为基础建立SiC LBJT行为模型。校准了LBJT模型的基区渡越时间,模型与实际器件的开关特性接近吻合。相较于未考虑复合电流的LBJT模型,改进后的模型输出特性曲线与实测数据精度误差较小。该模型可以较精确地描述受复合电流影响的LBJT器件行为。     

基于MET模型的VDMOSFET建模

研究了VDMOS的独特结构,建立了适合该器件的拓扑结构,电容、源漏二极管和源漏电流方程,提出了一个基于MET模型的VDMOS模型。以Verilog-A语言嵌入到EDA设计工具Cadence和电路模拟程序HSPICE中,基于Verilog-A的仿真结果可实现与测试数据的准确拟合。应用模型到士兰微电子S-Rin系列第三代高压VDMOS产品的建模中,工作电压涵盖500V、600V、650V和800V,测量和仿真所得I-V,C-V特性曲线对比结果吻合很好,验证了模型具有良好的精度,可以表征VDMOS交直流特性。