Cadence推出对应OVM的验证IP

Cadence设计系统公司（NASDAQ：CDNS）日前宣布推出首批两款对应开放式验证方法学（OVM）的高级测试平台验证IP（VIP）产品。这些改进能够让OVM用户团体轻松获得Cadence指标导向型验证解决方案,从而实现高质量验证闭合。AMBA 3AXITM和AMBA AHB^TM VIP已经在数百种设计中得以证明,     

基于OVM的网络协议处理芯片验证平台的设计

针对一款网络协议处理芯片,为了保证其设计的正确性,提升验证效率,基于OVM架构,通过SystemVerilog语言搭建了具有受约束的随机激励生成、错误注入、覆盖率收集、正确性自检查等功能的验证平台。通过该验证平台对芯片进行了全方位的高效验证,实现了一次流片成功。基于OVM的验证平台具有良好的可重用性和可扩展性,相对于传统的编写定向测试激励的方法,在验证的高效性、完备性上具有显著的优势。     

搭建基于E语言参考模型的验证平台

随着设计规模的不断扩大,传统的验证方法已经难以驾奴.本文通过与传统验证结构的比较,提出了一种以E语言构建参照模型,借助SPECMAN搭建验证平台的方法.本平台已在大规模传输通信芯片上成功使用,结果达到我们预期的目标:随机产生激励;自动检测;验证平台的可重用性.     

Synopsys为更快速的SoC验证推出下一代验证IP

亮点： －SynopsysDiscoveryVIP加速和简化了最复杂系统级芯片（SoC）设计的验证工作。     

基于VMM的外部存储接口模块的验证平台搭建

本文首先介绍了VMM层次化验证方法学的基本思想和方法,将其与传统的芯片验证技术进行了对比,并进一步对基于VMM(Verification Methodology Manual For System Verilog)方法学的验证平台结构和各个组成模块进行了详细的介绍。最后以外部存储接口(EMI)模块为例对VMM验证平台的搭建进行了具体说明,并给出了验证结果。     

基于PCI的IP仿真验证平台

本文介绍了一种基于PCI环境的仿真验证平台。具体讲述了该仿真平台结构和实现原理，并以PDMA作为IP进行了仿真验证和FPGA验证。结果表明，该仿真平台能有效模仿SoC的环境，是解决IP仿真验证问题的有效方案；该平台大大缩短了IP开发时间，对开发软IP有重要意义。     

基于VMM验证方法学的USB控制器IP验证方案

针对USB控制器IP的功能及结构特点,并且尽可能更快地完成验证以适应上市的需求,提出了一种基于VMM验证方法学的高效验证方案。建立了一个层次化的、可重用的验证平台。利用VMM测试激励约束性随机产生的特点,提出了分层解析、分层约束的激励产生方法;利用Synopsys公司开发的验证IP（VIP）：AHB总线功能模型和USB主机模型,快速构建仿真环境,模拟实际数据流的通信过程;充分发挥VIP的内部＂后门＂的作用,增强验证平台测试流的可控性。验证结果表明该验证平台能全面验证USB控制器IP,且性能稳定、兼容性强;通过模拟实际的工作流程,达到了优化设计、缩短验证周期的目的。此方案的一些设计思想,对系统级平台及其他模块级验证平台设计具有参考意义。     

VStation 硬件辅助验证平台 在高性能CPU功能验证中的应用

现代集成电路设计中,半导体制造工艺已逐渐向亚微米、深亚微米发展,90纳米、65纳米工艺已经成熟应用于生产,基于IP复用技术在SoC设计中广泛采用,这促使芯片的规模越来越大,功能也日益复杂.     

如何选择正确的验证方法

本文对时下流行的验证技术(形式验证、随机、定向、有约束的随机、断言、属性检验)与语言(SystemC、C/C 、SystemVerilog、Open-VERA、E等)进行了全面评述,并分析了在传统的数字ASIC设计流程中应当在何时采用何种验证技术和语言。     

基于 VMM 验证方法学的 USB 控制器 IP 验证方案

针对 USB 控制器 IP 的功能及结构特点,并且尽可能更快地完成验证以适应上市的需求,提出了一种基于 VMM验证方法学的高效验证方案.建立了一个层次化的、可重用的验证平台.利用 VMM 测试激励约束性随机产生的特点,提出了分层解析、分层约束的激励产生方法;利用 Synopsys 公司开发的验证 IP(VIP):AHB 总线功能模型和 USB 主机模型,快速构建仿真环境,模拟实际数据流的通信过程;充分发挥VIP的内部“后门”的作用,增强验证平台测试流的可控性.验证结果表明该验证平台能全面验证 USB 控制器 IP,且性能稳定、兼容性强;通过模拟实际的工作流程,达到了优化设计、缩短验证周期的目的.此方案的一些设计思想,对系统级平台及其他模块级验证平台设计具有参考意义     

新型嵌入式存储器的设计策略及其验证方法

目前，许多工程师已经具备设计嵌入式存储器的能力，但是在SoC的设计过程中，要把存储器嵌入高高速、小型微处理器仍然面临着一些困难，本文介绍了一种新型存储器的设计方法、以满足工程师的需要。     

基于OVM的频偏捕获验证

本文为完成频偏捕获模块的验证,采用OVM[1](Open Verification Methodology)验证方法学搭建一个具有受约束的随机激励生成、覆盖率收集、正确性自检等功能的自动化、可重用的验证平台,并使用DPI[3,5](Direct Programming Interface)调用相应的C模型实现C模型和验证环境的互联。通过该验证平台对频偏捕获模块进行充分验证,进而保证设计的正确性。     

基于PC与数据采集系统的DSP＆CPU芯片功能验证方案

随着现代超大规模集成电路设计、制造工艺的快速发展,芯片的测试与验证所需的费用也越来越高.针对这个问题,本文提出了一种数字芯片的功能验证方案,该方案充分利用了PC机的丰富资源和数据采集系统的强大功能,有效地降低了数字芯片功能验证的成本.作者成功地运用该方案对一个百万门级的DSP&CPU芯片进行了功能验证,实际应用证明,该方案使用灵活、可靠,并且可以大幅降低芯片验证所需的费用,为数字芯片的功能验证提供了可以借鉴的有效方案.     

整合多IP的SOC芯片验证的挑战和思路

本文以一个整合了ARM核和多DSP核等IP的多媒体处理SOC芯片的验证项目为背景,介绍了项目中所采用的以覆盖率为目标,以随机验证为基础,自底向上的验证方法.文中结合了项目中的典型案例,针对SOC设计的特点,着重分析了如何建立带有完备的自检测功能的SOC验证环境和如何确立SOC验证功能点,即验证重点这两个随机验证工作中的难点.     

一种基于VERA的验证大规模芯片的方法

本文对大规模芯片的验证方法进行了研究．在本文中结合实际项目开发介绍了一种基干VERA的验证平台．这种验证平台可用于大规模数据通信芯片的验证。     

基于VMM验证方法学的MCU验证环境

随着SystemVerilog成为IEEE的P1800规范,越来越多的项目开始采用基于SystemVerilog的验证方法学来获得更多的重用扩展性、更全面的功能覆盖率,以及更合理的层次化验证结构。本文主要提出了一种基于SystemVerilog的VMM验证方法学的验证环境。在这个验证环境中,验证了一个8位的MCU,这个MCU主要应用在数据卡项目中,主要特点是时钟周期与指令周期相等,并且相对于标准MUC指令需要时钟周期较少。通常验证MCU都会应用以前的16进制代码读入ROM中,通过仿真观察波形以及输出来确认功能正确,每次只能根据实际应用程序测试对应的一部分MCU功能,缺少一个量化的指标,而且每次改动MCU,需要重新检查结果,效率比较低,而且验证质量无法保证。这里实现了用SystemVerilog来搭建一个基于VMM验证方法学的可移植、重用、扩展、完全自动检查、具有层次化结构的MCU验证平台。这里运用了VMM方法学,设计了一个层次化的验证结构,可以较简单地移植并验证其他类型的MCU,抽象了MCU指令,并且通过约束产生随机指令激励,可以实现遍历所有指令以及地址,另外功能覆盖率模型帮助能够收集并监测覆盖率。     

Cadence最新Incisive平台可缩短设计验证时间50%

Cadence公司针对复杂IC设计，特别是纳米尺寸设计推出了单内核Incisive验证平台，它是嵌入式软件、控制、数据通道和模拟/混合信号/RF设计的统一平台。Incisive平台内建支持Verilog、VHDL、SystemC、SystemC验证库、规范语言PSL/Sugar、算法开发和模拟/混合信号(AMS)，实现了独一无二的设计功能集成。Incisive平台包含三部分：Incisive，一种基于仿真的数字验证解决方案；Incisive-XLD，具有“按需加速”能力，可以帮助设计工程师实现10套Incisive的运行时间能力，或者实现超过百万门的加速能力，比基于仿真的验证性能高出100倍…     

利用RVM搭建可重用SOC验证平台

介绍了当前SOC验证领域的可重用性策略和RVM层次化验证平台的结构;以USB为例,给出了利用RVM搭建模块级验证平台的方法;阐述了如何使RVM验证平台重用于不同的IP核之间,以及如何把模块级验证平台重用到系统级验证平台上。     

基于FPGA平台的媒体系统芯片验证框架

针对媒体系统芯片的不同仿真和验证要求,提出了一种基于FPGA平台的媒体系统芯片验证框架。采用层次化的方法设计软件平台,实现了软件平台的可配置性;采用面向多媒体处理的改进总线结构,实现了硬件平台的可配置和可重用性。基于提出的媒体系统芯片验证框架,快速构建了音频解码系统芯片验证平台,实现了对128 kbps,44.1 kHz立体声AAC LC的实时解码,达到了验证要求。     

提高验证速度,缩短芯片设计流程

在复杂集成电路设计中,验证过程可能要占到整个芯片设计周期的70%,为缩短设计流程,加快产品上市,设计企业需要采用新技术提高验证速度。在摩尔定律指引下,现代大规模集成电路设计密度越来越高,相应地,其功能也越来越复杂,这对芯片的设计验证工作是个极大的考验。