150Ms/s、6bit CMOS数字工艺折叠、电流插值A/D转换器

在1.2μm SPDM标准数字CMOS工艺条件下,实现6bit CMOS折叠、电流插值A/D转换器;提出高速度再生型电流比较器的改进结构,使A/D转换器(ADC)总功耗下降近30%;提出一种逻辑简单易于扩展的解码电路,以多米诺(Domino)逻辑实现.整个ADC电路中只使用单一时钟.在5V电压条件下,仿真结果为采样频率150-Ms/s时功耗小于185mW,输入模拟信号和二进制输出码之间延迟小于2个时钟周期.     

视频A／D转换器结构和折叠—插值技术的应用

讨论了已有的几种Ａ／Ｄ转换器结构原理及其特点，介绍了一种新研制的ＣＭＯＳ折叠－插值Ａ／Ｄ芯片结构的设计原理和性能特点。     

一个10位、50MS/s CMOS折叠流水结构A/D转换器

在0.6μm DPDM标准数字CMOS工艺条件下,实现10位折叠流水结构A/D转换器,使用动态匹配技术,消除折叠预放电路的失调效应;提出基于单向隔离模拟开关的分步预处理,有效压缩了电路规模,降低了系统功耗.在5V电源电压下,仿真结果为:当采样频率为50MSPS时,功耗为120mW,输入模拟信号和二进制输出码之间延迟为2.5个时钟周期,芯片面积1.44mm2.     

一个10位、50MS/s CMOS折叠流水结构A/D转换器

在 0.6μmDPDM标准数字CMOS工艺条件下 ,实现 10位折叠流水结构A/D转换器 ,使用动态匹配技术 ,消除折叠预放电路的失调效应 ;提出基于单向隔离模拟开关的分步预处理 ,有效压缩了电路规模 ,降低了系统功耗 .在5V电源电压下 ,仿真结果为 :当采样频率为50MSPS时 ,功耗为 12 0mW ,输入模拟信号和二进制输出码之间延迟为2.5个时钟周期 ,芯片面积 1.44mm2 .     

基于0.18 μm CMOS工艺8 bit/150 MHz折叠插值ADC

折叠插值模数转换器的转换速度快,可实现并行一步转换,但由于受到面积、功耗以及CMOS工艺线性度和增益的限制,其精度较低.提出了一种电流模均衡电路,能够有效地消除折叠电路中的共模影响,提高折叠电路增益及线性度,从而提高电路的转换精度.应用此技术,设计了一款折叠插值A/D转换器,工作电压为3.3 V,采样时钟为150 MHz,并通过0.18μm CMOS工艺实现,版图总面积为0.22 mm2.     

视频A/D转换器结构和折叠-插值技术的应用

讨论了已有的几种Ａ／Ｄ转换器结构原理及其特点，介绍了一种新研制的ＣＭＯＳ折叠－插值Ａ／Ｄ芯片结构的设计原理和性能特点。     

一种高速高分辨率电流舵D/A转换器的设计

基于0.18μm CMOS工艺,设计了一种电源电压为3.3 V/1.8 V(模拟电路部分电源电压为3.3 V,数字电路部分电源电压为1.8 V)、最大刷新率为200 MSPS、分辨率为14位的高速D/A转换器(DAC).该DAC采用传统的5-4-5温度计码与二进制权重码混合编码的分段电流舵结构.对电路中的关键模块,如运算放大器、带隙基准源,进行了优化设计;给出了整体电路的版图设计.仿真结果显示,采样频率为200 MHz时,DAC的SFDR为87 dB左右.     

一种视频8位CMOS折叠—插值A／D转换器的设计

ＣＭＯＳ折叠式Ａ／Ｄ转换器结构是一种能兼顾面积，功耗与转换速度的新型结构，分析了折叠－插值Ａ／Ｄ转换器的原理，着重介绍一种８位ＣＭＯＳ折叠－插值电路的设计考虑和版图设计，最后给出了模拟结果。     

带主从式T/H电路的折叠插值A/D转换器

提出了一种主从式T/H电路,有效解决了折叠ADC预处理器限制输入信号带宽的问题,使预处理电路速度及稳定性得到大幅度改善;同时该T/H结构使用内部差分误差补偿技术,在高采样率情况下保持良好的精度,有效抑制了电荷注入、时钟馈通等问题.在1 .2 μm SPDM标准数字CMOS工艺条件下,实现6 bit CMOS折叠、电流插值A/D转换器.仿真结果:采样频率为2 5 0 Ms/s时,功耗小于30 0 m W,输入信号带宽约80 MHz,输入模拟信号和二进制输出码输出之间延迟为2 .5个时钟周期     

带主从式T/H电路的折叠插值A/D转换器

提出了一种主从式T/H电路,有效解决了折叠ADC预处理器限制输入信号带宽的问题,使预处理电路速度及稳定性得到大幅度改善;同时该T/H结构使用内部差分误差补偿技术,在高采样率情况下保持良好的精度,有效抑制了电荷注入、时钟馈通等问题.在1.2μm SPDM标准数字CMOS工艺条件下,实现6bit CMOS折叠、电流插值A/D转换器.仿真结果:采样频率为250Ms/s时,功耗小于300mW,输入信号带宽约80MHz,输入模拟信号和二进制输出码输出之间延迟为2.5个时钟周期.     

高性能的CMOS A／D和D／A转换器

ＡＤ９２６０Ａ／Ｄ（模拟数字）转换器和ＡＤ９７７４Ｄ／Ａ（数字模拟）转换器，具有极高的分辨率，很高的采样速率，大的信噪比，低的谐波失真，宽的无假频动态范围（ＳＦＤＲ）和低的互调干扰，以及低功耗等特性。其在数字音频和低频工业具有新的应用，比如，可以在一条电话线上以同一频率同时双向传输数字信号，又台几乎可以从天线直接接收主号，进行数字处理。     

CMOS折叠—插值A／D转换器中的气泡效应研究

ＣＭＯＳ折叠－插值Ａ／Ｄ转换器是一种新颖的高速低功耗转换器，但随着输入电压和采样频率的增加，其动态性变差，误码率上升，产生所谓的“气泡”现象。文章分析了“气泡”的产生机理，给出了减小“气泡”效应的方法及实现途径。     

一种8位1 GS/s折叠内插A/D转换器

基于TSMC 0.18 μm CMOS工艺,采用两级级联的折叠内插结构,设计了一种8位1 GS/s折叠内插A/D转换器。在预放大器阵列输出端引入失调平均网络,优化了预放大器阵列的输入对管尺寸,以补偿边界预放大器的增益衰减。在折叠电路中引入幅度补偿电路,以增加较小的电路功耗为代价改善了电路的带宽限制,提高了增益及输出线性范围。分析了内插平均电阻网路中的高倍内插误差,通过优化内插电阻值,实现了内插输出失调的减小,保证了系统良好的精度特性。仿真结果表明,在采样率为1 GS/s、输入正弦波频率为465.82 MHz的条件下,该8位折叠内插A/D转换器的有效位数能够达到7.31位,功耗为290 mW。     

CMOS图像传感器集成A/D转换器技术的研究

片上集成A／D转换器是CMOS图像传感器的关键部件,我们分析和比较了三类不同集成方式：芯片级,列级和象素级的原理,性能和特点。最后,展望了CMOS图像传感器上集成A／D转换器的未来发展趋势。     

12位CMOS电流舵结构D／A转换器的设计

设计了一种适用于CMOS工艺的电流舵结构数模转换器,提出8 4分段式的电流舵结构,权衡了面积与性能的关系。文中对所设计的电路进行了仿真,并得到了很好的仿真结果。     

12位1O MS/s CMOS流水线A/D转换器的设计

文中介绍了一种六级12位10Msample/sCMOS流水线A／D转换器的设计。该设计方案采用了双差分动态比较器结构,保证了处理模拟信号的精度与速度;采用冗余编码技术,进行数字误差校正,减小了多种误差敏感性,避免了由于余量电压超限而导致的失码,并降低了采样／保持电路和D/A转换电路的设计难度。     

电流模A／D转换器的设计与实现

提出了一种新型８位电流模逐次渐近型Ａ／Ｄ转换器,采用２ｕｍｐ－阱ＣＭＯＳ工艺参数,ＰＳＰＩＣＥ模拟结果表明：功耗为８ｍＷ,转换时间为１ｕｓ。若改用亚微米工艺,则转换时间还可大大缩短。     

A/D转换器中的CMOS自稳零电压比较器的设计

本文介绍了一种CMOS自稳零电压比较器的设计。该比较器具有高精度,高灵敏度和较快的速度,其工艺条件及参数与数字电路兼容。文章通过电路设计特点说明其工作原理。对其中的差值电路的设计,特别是放大器的设计,作了具体分析。该比较器完全满足了CM0808八位A/D转换器的要求。     

一种3+8位112MSPS折叠分级式A/D转换器

探讨和研究了折叠分级式A/D转换器.反向恢复时间短和结电容小的二极管可以明显改善绝对值电路的高频特性,由此,设计实现了一个分辨率为3+8位,采样速率达112 MSPS的折叠分级式A/D转换器.给出了电路结构框图和多个具体的子模块电路图;并给出了具体的实验波形和动态性能测试数据.     

低功耗10位30MS/s流水线A/D转换器

基于0.18μm CMOS混合信号工艺,设计了一个低功耗10位30 MS/s流水线A/D转换器.通过优化各级采样电容和运放(0TA)偏置电流,以及使用动态比较器,大大降低了整体功耗.采用增益自举开关,以减少开关非线性;引入数字校正技术,以提高转换精度.当采样时钟频率为32 MHz、输入信号频率为16 MHz时,信噪失真比(SNDR)为59 Db,无杂散动态范围(SFDR)为71 Db.AD(:核心电路版图面积为0.64 mm2,功耗仅为32 Mw.