一种简单实用的正交解码脉冲接口电路

文章介绍了一种简单实用的正交解码脉冲接口电路。它通过反相器、单稳态和与门电路实现对正交脉冲信号进行解码,由单片机对脉冲信号进行计数处理,能动态地测量位移和旋转角度。本设计结构简单,成本低,通用性强,与PC机和其它微处理器通信方便。     

HDTV集成解码芯片的一种总线设计

本文给出了HDTV集成解码芯片的一种总线设计方案。通过分割总线时间片静态调度DMA传输，并将部分HDTV解码同步控制嵌入到总线调度中，使总线数据传输与解码流程相配合，有效地分配和使用总线带宽，在确保满足系统实时处理性能的条件下，尽可能降低系统对总线带宽的需求，减少片内数据缓冲区容量以降低系统硬件开销。     

光电成像中的一种编码解码方法

本文提出了光电成像中的环形编码孔径编码成像及图像恢复处理方法。实验表明,利用该方法成像可以在保证高分辨率的情况下,具有较高的集光效率和信噪比,成像效果很好。     

一种旋转变压器软解码方法

通过硬件解码的方式解出旋变的输入信号,虽然该方法能够较快较准确地解算出旋转变压器的输入信号,但相应增加了成本投入。在实际应用中常采用软件解码以节约成本。文章通过simulink建立了模拟的正余弦信号发生器,通过区间判断和区间选择,使用不同的tan和cot值。并且解决了正余弦相除在算法运行中报错问题。在excel中制作了相应的正余弦值对应的实际角度值导入到matlab中。基于磁阻性旋转变压器的位置检测,设计出了一种基于反正切查表的位置检测方法,并在simulink仿真平台上进行了仿真验证该算法的合理性。     

基于机顶盒VoIP语音解码模块的设计与验证

随着三网融合和机顶盒行业的发展,机顶盒应用功能的扩展已成为机顶盒厂商取得行业竞争优势的重要途径。本文基于重庆微电子有限公司机顶盒VoIP项目,提出一种VoIP解码模块的设计方案,重点探讨了影响机顶盒VoIP解码端实时性和语音质量的主要因素,并根据这些因素从语音编解码算法选取、解码端缓存方案,终端控制策略3个角度给出解决方案。最后,结合项目其它模块资源对VoIP系统进行测试,验证了机顶盒VoIP解码模块设计方案的可行性,为项目后续开发奠定了基础。     

一种基于同相正交环的数字曼彻斯特解码方法

通过对同相正交环的分析,提出了一种数字化曼彻斯特编码的解调方法,完成了10 M码率光纤传输的解码处理.这种数字解调方法适合采用FPGA处理,具备抗干扰性好、解码稳定等特点.     

一种高效的前向纠错码桶分配DNA存储解码方法

与传统存储方式相比,脱氧核糖核酸(DNA)存储的难点是测序序列中的插入和删除错误给信息解码过程带来了巨大挑战。针对具有1位纠错能力的前向纠错编码DNA存储,该文提出一种桶式分配策略提高解码的精度和效率。首先,搜索每个分组中所有测序读长的可识别DNA码,根据1位纠错能力确定其对应的合法编码;其次,根据每个可识别DNA码在测序读长的位置确定相应编码的最佳编码位置(即桶);最后,按照众数投票确定每个桶中的最终编码。仿真结果表明在0.10和0.05错误率条件下,平均解码准确率在20X测序深度时可达94%以上;在0.15错误率条件下,平均解码准确率在60X测序深度时可达90%以上。     

一种自适应降低计算复杂度的视频解码方法

在研究了离散余弦变换的频域分辨率与时域分辨率的转换关系的基础上,提出了一种基于自适应降阶IDCT的低复杂度视频解码方法.根据DCT系数块中非零系数的个数,对DCT系数进行自适应降采样.对降采样后的DCT系数块进行降阶的IDCT变换,再对变换后的块在时域中进行线性插值,最终实现解码.降阶IDCT处理降低的解码时间弥补了插值耗费的时间,还使解码的整体复杂度降低.测试结果表明,该方法解码时间可以节省60%-80%,而PSNR损失仅为0.3～0.7dB.     

一种实时的HDTV解码方案

介绍了一种廉价、低耗、实时的HDTV解码方案，可实时解码比特码率达18--22Mbps的HDTV图像，并通过分析仿真验证了其可行性。     

一种MUOS下行链路系统消息解码方案的设计

针对传统的解码方法需要借助编解码器的问题,以及MUOS系统消息结构不确定的特点,提出一种更加简单的系统消息解码方法。在不使用ASN.1编译器的同时通过具体解析RRC消息结构的方法提取特定的系统信息,并将方案首次用于MUOS。用实际的MUOS数据进行仿真测试,仿真结果中主扰码号与主扰码识别的结果一致,证明了方案能够准确解码MUOS下行链路系统消息。     

一种基于数据流的抗干扰视频解码和显示方法

一般在基于SAA7113H和FPGA的视频数据采集和显示系统设计中,由于把RTC0和RTCl引脚通过I2C总线设置为输出行场参考信号,使得采集和显示部分各自使用自己的时钟脉冲信号,当涉及到视频切换时就会出现视频采集和显示不能同步的现象。文中介绍了一种基于数据流的抗干扰视频数据解码和显示方法,利用视频数据的解码有效解决了视频切换时采集和显示不同步的问题,而且可以省略RTC0和RTC1引脚,有效节省了FPGA芯片的I／O资源,可进一步提高系统的集成度。     

条形码应用系统设计

近年来条形码技术愈来愈为人们所认识和接受,已成为当今主要的计算机自动识别技术之一。本文论述了在条形码应用系统设计中所应遵循的主要原则和设计方法。它包括条形码应用系统的组成、条形码码制选择、条形码编码库的建立、条形码阅读器的选择和计算机系统配置等部分。     

一种用于PALD制解码电路的分析方法

在已往的推导中,解码电路输入输出关系采用了某些特定类型的输入信号进行分析。对于不同类型输入信号产生的输出影响,以及如何进一步选择标准测试信号,带来了分析上的不便。考虑到PAL_D制解码电路存在着某些幅度和相位失真,本文导出了一个更为通用的输出公式,并介绍了一些基本的应用方法。采用这个公式进行分析,将有利于解码电路的误差分析和输入测试信号的选择。一、理论分析 PAL_D制解码电路原理框图如图1所示。图中DL是色度延时线,k_d、θ为直通信号和延时     

一种长距离有线数据传输中的解码技术

本文介绍了FSK信号的一种快速有效的解码技术，给出了用MATLAB仿真的图形，并从工程应用角度阐明了实施方法和试验效果，是解决长距离有线数据传输的一个较好的思路。     

一种NanEyeM微型高速串行图像传感器解码方法

为解决NanEyeM微型图像传感器高速异步串行数据解码困难和无法直接输出RGB图像的问题,提出了一种基于动态脉宽匹配、边沿跟随的数据解码算法,该算法在对数据进行解码的同时可将Bayer图像转换为RGB图像,实现了串行图像传感器直接输出RGB图像的功能。实验表明,通过该算法可以正确稳定地对NanEyeM图像传感器的数据进行采集、解码及进行图像格式转换,为进一步推广基于该微型图像传感器的应用提供了解码方法。     

一种基于HDTV信源集成解码芯片的RTOS的设计与实现

随着系统集成芯片（SOC）设计复杂度和上市时间等要求的提高，实时操作系统已成为SOC设计中的重要组成部分。HDTV信源集成解码芯片中的实时操作系统负责对进出芯片的数据进行管理，芯片上实现多个实时任务的同步和调度。本文介绍一个以较小内核实现的多任务实时操作系统Iota，它将总线的调度部分的转移到硬件实现，并针对解码芯片设计并实现了多任务混合调度算法。为提高系统的健壮性，Iota还具有一个简单的存储保护策略。