共查询到18条相似文献,搜索用时 93 毫秒
1.
采用可编程器件设计电路,利用MAX+plus Ⅱ设计软件中LPM元件库所提供的lpm_counter元件,实现任意进制计数器的设计.该计数器电路与结构无关,可编程器件的芯片利用率及效率达到最优,加快复杂计数器设计进程,减少调试时间,优化系统设计. 相似文献
2.
任意进制计数器设计方法 总被引:3,自引:1,他引:3
利用集成二、十进制计数器采用反馈置数法设计任意进制计数器,已有设计方法的特点是采用一次置数。提出了采用多次置数法设计任意进制计数器的新概念,通过状态转换图分析论述了设计依据,以设计实例说明了采用多次置数设计任意进制计数器的方法。分析与设计举例表明该设计方法是可行的,它拓宽了采用MSI设计任意进制计数器的途径。 相似文献
3.
4.
运用EDA工具设计电子系统是当今电子设计的趋势,以任意进制计数器的设计为例,介绍了运用Max PlusⅡ软件设计的3种方式:原理图输入方式、VHDL语言输入方式和LPM定制方式,通过对设计实例的分析表明:用Max PlusⅡ软件进行设计具有可靠性强、灵活性大、开发周期短等特点。教学实践表明,一例多设计方法的教学也有助于学生更好地掌握运用Max PlusⅡ设计电子系统。 相似文献
5.
6.
基于双边沿触发计数器的低功耗全数字锁相环的设计 总被引:1,自引:0,他引:1
提出了一种低功耗、快速锁定全数字锁相环的设计方法。该文从消除因时钟信号冗余跳变而产生的无效功耗的要求出发,阐述了双边沿触发计数器的设计思想,提出了用双边沿触发计数器替代传统数字序列滤波器中的单边沿触发计数器的锁相环设计方案,以从降低时钟工作频率、减小工作电压和抑制冗余电路的开关活动性等方面降低系统的功耗;同时在环路中采用自动变模控制技术,以加快环路的锁定速度,减少相位抖动。最后采用EDA技术进行了该全数字锁相环的设计与实现,理论分析和实验结果表明其低功耗性、快速锁定性均有明显改善。 相似文献
7.
8.
针对置位法构成任意进制计数器的实验中,难以观测到过渡态的问题,提出了利用软件工具对电路进行功能仿真,加深学生对电路特性的理解。 相似文献
9.
计数器是数字系统设计中使用最多的时序电路,不仅可用来计脉冲数,还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。本文给出了应用Proteus软件用同步十进制双时钟可逆计数器74LS192设计任意进制计数器的方法,并进行了仿真。 相似文献
10.
本文简要介绍了用中规模集成数据比较器和计数器构成任意进制计数器的原理,并对其设计方法作了详细论述。 相似文献
11.
本文介绍直接数字频率合成(DDS)的工作原理、设计方法以及如何用现场可编程门阵列(FPGA)来实现。 相似文献
12.
基于探索MSI可编程同步二进制加法计数器74LS161改变应用方向进行功能扩展的目的,采用逻辑修改的方法给出了在二进制计数的基础上实现循环码计数的设计方法,即以74LS161已有的状态输出Q3Q2Q1Q0为变量定义循环码计数器的状态输出量Q3′Q2′Q1′Q0′进行改变计数规律的设计。给出了在函数卡诺图上进行输出函数最小化求解设计方法。从现成的函数出发,实现待求函数可扩展专用集成电路的应用范围并简化循环码计数的设计过程。所述方法给出了MSI可编程计数器改变应用方向的逻辑修改方法。 相似文献
13.
14.
15.
16.
17.
通过对νMOS管特性和多值逻辑电路设计原理的研究,本文提出一种新型多值计数器的设计方案。该方案利用νMOS管具有多输入栅加权信号控制及浮栅上的电容耦合效应等特性,结合二值逻辑编码方法,实现电路的多值输出。用PSPICE对所设计的电路模拟验证,结果表明,所设计的电路逻辑功能正确,结构简单,功耗低,且通用性强,易于实现。 相似文献
18.
在数字系统中,使用得最多的时序电路是计数器。计数器不仅能用于对时序脉冲计数,还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。实际应用时如需大容量计数器,可通过级联的方式进行扩大。对MSI中规模计数器芯片扩大的方法主要有两种,一是复位法,二是置位法。无论何种方法,设计的核心是如何写出反馈函数,反馈函数决定着电路的联接。不同的进制,二进制代码反馈函数不同;同步计数器与异步计数器二进制代码反馈函数也不同,因此研究它们的反馈函数对构成大容量计数器是十分重要的。 相似文献