提升HVPMOS漏极击穿电压的工艺改进方法

文中讲述了一种通过改进高压PMOS源漏极轻掺杂扩散结构(LDD),来提升高压PMOS的漏极击穿电压的工艺改进方法,并且该工艺改进不影响其他器件性能.分析了工艺改进提升漏极击穿电压的机制.     

应力记忆工艺优化对NMOS器件性能的改善

应力记忆工艺(SMT)通过在NMOS器件沟道中产生张应力,提高器件的电子迁移率,从而提升NMOS器件的性能。Si₃N₄层应力值、SiO₂层厚度以及退火顺序等三种因素,均对NMOS器件的性能产生影响,增加了SMT工艺应用的难度。对三组实验结果进行分析,研究了三种因素对NMOS器件性能的影响,优化了工艺条件。结果表明,NMOS器件应用SMT工艺后,饱和漏极电流-关态漏极电流(I_dsat-I_off)较传统NMOS器件提高了6%。     

CMOS工艺中NPN bipolar的开发

由于技术的迅速发展与突破,使集成电路的制造得以在短短的60年间,单一晶粒已经可以容纳数千万个电晶体的超大型集成电路。其主要工艺为CMOS工艺,原因是它有功耗低、集成度高、噪声低、抗辐射能力强等优点,但是传统bipolar工艺有频率高、功率大的优点,因此提出在CMOS中集成三极管、二极管。论述了在0.5μm CMOS工艺中集成NPN bipolar的方法以及各个关键技术指标的确定。     

基于0.5μm CMOS工艺的高压器件

近年来,驱动类、音响类、接口类电路产品系列是CMOS集成电路发展的一个重要方向,这些电路中特有的高低压兼容结构是其重要的特点.相应地高低压兼容CMOS工艺技术应用也越来越广泛.本文研究了与常规CMOS工艺兼容的高压器件的结构与特性,在结构设计和工艺上做了大量的分析和实验,利用n-well和n管场注作漂移区,在没有增加任何工艺步骤的情况下,成功地将高压nMOS,pMOS器件嵌入在商用3.3/5V 0.5μm n-well CMOS工艺中.测试结果表明,高压大电流的nMOS管BVdssn达到23～25V,P管击穿BVdssp>19V.     

一种DMOS漏极背面引出的BCD工艺

当前BCD工艺中所集成的功率器件的电极都是从芯片表面引出,这会增加芯片面积、引入更多寄生效应、增加高压互连的复杂度．为解决现有BCD工艺存在的缺陷,提出了一种集成有高压VDM OS器件,并将 VDM OS的漏极从芯片背面引出的BCD工艺．仿真得到VDM OS的阈值电压为2．5 V ,击穿电压为161 V ;N PN管和 PN P管的C-E耐压分别为47．32 V、32．73 V ,β分别为39．68、9．8;NMOS管和 PMOS管的阈值电压分别为0.65 V、-1．16V,D-S耐压分别为17．37V、14．72V．     

基于0.5μm CMOS工艺的高压器件

近年来,驱动类、音响类、接口类电路产品系列是CMOS集成电路发展的一个重要方向,这些电路中特有的高低压兼容结构是其重要的特点.相应地高低压兼容CMOS工艺技术应用也越来越广泛.本文研究了与常规CMOS工艺兼容的高压器件的结构与特性,在结构设计和工艺上做了大量的分析和实验,利用n-well和n管场注作漂移区,在没有增加任何工艺步骤的情况下,成功地将高压nMOS,pMOS器件嵌入在商用3.3/5V 0.5μm n-well CMOS工艺中.测试结果表明,高压大电流的nMOS管BVdssn达到23～25V,P管击穿BVdssp>19V.     

一种基于CMOS工艺的二维风速传感器的设计和测试

给出了一种完全基于CM O S工艺的、能同时测量风速和风向的二维测风传感器的结构、工作原理及其测试结果。该传感器采用恒温差工作模式,热堆输出电压平均值反映芯片温度和环境温度的差,省去了测温二极管。风速测量采用热损失型原理,因此不存在速度量程问题;同时通过四周对称分布热堆的相对差分输出得到风向,风向的测试和风速无关。测试电路是由普通运放电路组成的控制和测试系统。经过风洞测试,风速的测量可以达到23m/s,风速分辨率达到0.5 m/s,风速的最大误差为0.5 m/s。传感器的反应时间为3~5秒,整个功率损耗约为500 mW。     

基于0.35 μm高压CMOS工艺的横向线性雪崩光电二极管

提出了一种基于0.35 μm高压CMOS工艺的线性雪崩光电二极管（Avalanche Photodiode, APD）。APD采用了横向分布的吸收区-电荷区-倍增区分离（Separate Absorption, Charge and Multiplication, SACM）的结构设计。横向SACM结构采用了高压CMOS工艺层中的DNTUB层、DPTUB层、Pi层和SPTUB层,并不需要任何工艺修改,这极大的提高了APD单片集成设计和制造的自由度。测试结果表明,横向SACM线性APD的击穿电压约为114.7 V。在增益M = 10和M = 50时,暗电流分别约为15 nA和66 nA。有效响应波长范围为450 ~ 1050 nm。当反向偏置电压为20 V,即M = 1时,峰值响应波长约为775 nm。当单位增益 （M = 1） 时,在532 nm处的响应度约为最大值的一半。     

基于0.35μm CMOS工艺的APD器件仿真分析

提出了一种基于0.35μm CMOS工艺的、具有p+/n阱二极管结构的雪崩光电二极管(APD),器件引入了p阱保护环结构.采用silvaco软件对CMOS-APD器件的关键性能指标进行了仿真分析.仿真结果表明:p阱保护环的应用,明显降低了击穿电压下pn结边缘电场强度,避免了器件的提前击穿.CMOS APD器件的击穿电压为9.2V,工作电压下响应率为0.65 A/W,最大内部量子效率达到90％以上,响应速度能够达到6.3 GHz,在400～900 nm波长范围内,能够得到很大的响应度.     

基于CMOS工艺的音频前置放大器的设计与实现

设计了一种基于CMOS技术的双声道四输入音频前置放大器芯片.芯片集成了音量控制、响度控制、可选择增益控制等功能,采用I2C介面控制,具有低失真、高可靠度等特点.放大器采用新颖的双级CMOS放大器结构,该结构简单,开环输出增益高,共模输入范围大,只有一个频率补偿电容.芯片根据国内生产线而设计制造,在ACSMC的3 μm9 V高压CMOS工艺线上流片,版图面积为3.0 mm×2.6 mm,样片经用户测试符合设计要求,可以产业化.     

用于亚微米CMOS的轻掺杂漏工艺

本文研究了轻掺杂漏工艺对器件特性的影响。优化了轻掺杂区离子注入的剂量和能量。优化的ＳｉＯ２侧墙ＬＤＤ工艺有效地抑制了短沟道效应。研制成功了沟道长度为０．５μｍ的ＣＭＯＳ２７级环振电路，门延迟为１７０ｎｓ．     

Elevated Source/Drain Engineering by Novel Technology for Fully Depleted SOI CMOS Devices and Circuits

0.35μm thin-film fully-depleted SOI CMOS devices with elevated source/drain structure are fabricated by a novel technology.Key process technologies are demonstrated.The devices have quasi-ideal subthreshold properties;the subthreshold slope of nMOSFETs is 65mV/decade,while that of pMOSFETs is 69mV/decade.The saturation current of 1.2μm nMOSFETs is increased by 32% with elevated source/drain structure,and that of 1.2μm pMOSFETs is increased by 24%.The per stage propagation delay of 101-stage fully-depleted SOI CMOS ring oscillator is 75ps with 3V supply voltage.     

采用新的抬高源漏工艺技术制作的全耗尽SOI CMOS器件和电路

采用新的工艺技术,成功研制了具有抬高源漏结构的薄膜全耗尽SOI CMOS器件.详细阐述了其中的关键工艺技术.器件具有接近理想的亚阈值特性,nMOSFETs和pMOSFETs的亚阈值斜率分别为65和69mV/dec.采用抬高源漏结构的1.2μm nMOSFETs的饱和电流提高了32%,pMOSFETs的饱和电流提高了24%.在3V工作电压下101级环形振荡器电路的单级门延迟为75ps.     

隔离型漏极扩展式NMOS器件能量耐受能力的提高

与衬底隔离的漏极扩展式NMOS器件被广泛应用于功率信号处理中。器件由于强电场引起的空穴电流会导致寄生NPN管导通,引起二次击穿,产生严重的可靠性问题。通过优化P型外延条件,埋层及N阱的杂质浓度分布,使得峰值电场降低百分之三十,空穴峰值电流降低百分之六十,大大抑制了寄生NPN效应。当Vgs=6V时,器件的I-V输出特性显示其开态击穿电压从28V提高到了37V,TLP测试结果显示能量耐受能力提高了百分之三十,同时器件的导通电阻等参数保持不变。     

一种采用局域注氧技术制备的新型DSOI器件

为了克服传统SOI器件的浮体效应和自热效应,采用创新的工艺方法将低剂量局域SIMOX工艺及传统的CMOS工艺结合,实现了DSOI结构的器件.测试结果表明,该器件消除了传统SOI器件的浮体效应,同时自热效应得到很大的改善,提高了可靠性和稳定性.而原先SOI器件具备的优点得到了保留.     

一种采用局域注氧技术制备的新型DSOI器件

为了克服传统SOI器件的浮体效应和自热效应,采用创新的工艺方法将低剂量局域SIMOX工艺及传统的CMOS工艺结合,实现了DSOI结构的器件.测试结果表明,该器件消除了传统SOI器件的浮体效应,同时自热效应得到很大的改善,提高了可靠性和稳定性.而原先SOI器件具备的优点得到了保留     

纳米CMOS器件中源/漏串联电阻栅长相关性研究

本文利用恒定迁移率、直接I_d-V_gs和Y函数三种方法对纳米CMOS器件中提取的源/漏串联电阻(R_sd)与器件栅长(L)相关性进行了研究。结果表明,采用恒迁移率方法得到的R_sd具有与栅长无关的特性,纳米小尺寸CMOS器件的R_sd值在14.3Ω～10.9Ω之间。直接I_d-V_gs和Y函数方法都得到了与L相关的R_sd值,误差分析发现从直接I_d-V_gs和Y函数两种方法中提取的R_sd对L依赖性与提取过程中的栅极电压导致有效沟道迁移率(μ_eff)降低有关,推导过程中忽略了这种影响,R_sd值叠加了一个与栅长相关的量。本文计算了这个叠加的误差值,并得到消除此误差值之后各个栅长器件的R_sd值。     

与标准CMOS完全兼容的硅基LED器件模拟

采用工业标准0.6μm CMOS工艺设计了以反向击穿硅p-n结为基础的光发射器件.讨论了该器件的光发射机理.利用商业模拟软件对器件的工作特性进行了模拟,包括器件的正向和反向I-V特性、p区掺杂浓度对击穿电压的影响以及门电压对器件发光强度的调制特性的影响等.结果表明该器件是一种很有前途的硅发光器件,在光互连等领域具有广阔的应用前景.     

与标准CMOS完全兼容的硅基LED器件模拟

采用工业标准 0 6 μmCMOS工艺设计了以反向击穿硅 p n结为基础的光发射器件 .讨论了该器件的光发射机理 .利用商业模拟软件对器件的工作特性进行了模拟 ,包括器件的正向和反向I V特性、p区掺杂浓度对击穿电压的影响以及门电压对器件发光强度的调制特性的影响等 .结果表明该器件是一种很有前途的硅发光器件 ,在光互连等领域具有广阔的应用前景.     

TiN栅及抬高源漏的薄膜全耗尽SOI CMOS器件的模拟研究

对0．25μm TiN栅及抬高源漏的薄膜全耗尽SOI CMOS器件进行了模拟研究。由于TiN栅具有中间禁带功函数，在低的工作电压下，NMOS和PMOS的阈值电压都得到了优化。随硅膜厚度的减小，釆用源漏抬高结构，减小了源漏串联电阻。采用抬高源漏结构的NMOS和PMOS，其饱和电流分别提高了36％和41％。由于采用源漏抬高能进一步降低硅膜厚度，短沟道效应也得到了抑制．