基于GP-IB总线的加速度计测试系统设计

通过对当前加速度计测试工序多、操作复杂、易引起误操作的现状分析,为能更好地标定石英挠性加速度计性能参数,设计了基于GPIB总线技术的加速度计测试系统,确定了系统的硬件组成。同时针对石英挠性加速度计反馈信号较弱、精度要求高的特点,设计采用了数字多用表技术,利用其内部抑制噪声和信号处理等技术,实现了加速度计输出微小信号的精...     

基于ARM和FPGA的微加速度计数据采集系统设计

基于常用的MEMS惯性器件微型加速度计,介绍一种采用ARM和FPGA架构来采集加速度数值的设计方案,微加速度计的模拟输出信号经A／D芯片转换后由FPGA进行处理和缓存,然后ARM接收FPGA的输出数据并对数据进行显示和存储,对如何用FPGA实现该数据采集系统的传输控制和数据缓存,以及FPGA与A／D转换芯片和ARM的接口设计给出了说明,实现了加速度数值的采集、传输、显示和存储,该方法配置灵活、通用性强,可以较好地移植到相关器件的数据采集系统中。     

具有模拟信号输出的单轴加速度计及其应用

ADXL190是美国ADI公司推出的低功耗、低成本、功能完善的加速度测量系统。它可测量正负加速度，其最大测量范围为&;#177;100g，因而适合振动和冲击的测量。本文详细介绍ADXL190的工作原理、定标、ESD保护装置、Og点偏移量的调节方法及其应用。     

声加速度计

本文讨论了近年来研究的一些声加速度计的特性。这些加速度计采用压电晶体和微型机械悬臂梁作为谐振元件,而悬臂梁内含压电电容器,压阻电路,或声表面波振荡器。另一些加速度计采用一种具有闭环伺服电子线路的力再平衡技术。加速度计的灵敏度受重量和频率响应的限制,电压型加速度计灵敏度可达300mV/g,SAW加速度计可达10000Hz/g。动态范围达10~7,频率比例系数稳定性达10~(-3)ppm时,加速度计的测量范围为10μg—200000g。加速度计可以是分离的、混合集成的或整体的。     

加速度计的连接和使用技术

介绍了加速度计的类型及其适用范围，以及通过正确的电气和机械安装来减少测量误差的方法。     

单轴摆式伺服线加速度计悬丝断裂故障的分析

简单介绍了单轴摆式伺服线加速度计的结构和工作原理,并结合加速度计生产测试、装机使用等环节,对加速度计上电快慢及加速度计幅相频动态特性的关系进行了研究分析,找出了生产测试中导致加速度计悬丝断裂故障的重要原因。     

基于加速度计的汽车动力学参数采集平台设计

为了方便采集汽车运动中的动力学数据,设计了一种基于加速度计ADXL330的汽车动力学参数采集平台。采用集成CAN协议模块的MC9S12DJ256单片机作为控制器,可以及时、准确地对汽车运动的相关信息进行数据采集、分析和计算。在此平台基础上进行二次开发,可应用于汽车自动变速器、汽车安全气囊（Airbag）、ABS防抱死刹车系统、电子稳定程序（ESP）等方面。     

电容加速度计的接口电路

电容硅微型加速度计可以采用静电力平衡结构来构成。这种闭合回路结构可通过改变反馈因数形成不同的测量范围。这样,用同一个加速度计可以测量从1μg—1g的输入加速度;同时可以包含一个调节器电路来修整闭环频率响应,从而达到理想的带宽与阻尼因数。 接口电路起开关电容器电路的作用,它以±5V双电源工作。给出了一个数值例子来说明这一理论。     

基于 V／F转换器 AD7742的加速度计信号采集电路设计

针对捷联惯导系统对加速度计输出信号需要高精度采集的特点,介绍了采用V/F转换电路对加速度计信号进行采集的优势,并简单介绍了利用FPGA的EDK技术设计内核的过程。由于加速度计输出为模拟电流信号,利用ADC进行采集转换过程容易受温度漂移、参考电压的波动等影响;而I/F电路采集技术虽然精度高但却很难掌握。在这种情况下选用V/F电路对加速度计进行采集处理具有很大优势。介绍了V/F电路硬件设计过程,包括利用V/F转换器AD7742、精密仪表放大器INA118等元器件的使用描述,并利用FPGA对输出频率信号进行采集验证,最后通过试验验证设计的正确性。     

基于数字加速度计的智能倒置开关

倒置开关是实现放入式电子测压器电源控制和低功耗的关键部件,已研制的几种倒置开关在靶场试验中多次出现上电不可靠的问题。为了提高膛压测试的可靠性,运用微机械数字加速度计设计了一种智能倒置开关,该开关采取双重判断机制对上电条件进行判断,可靠性高。利用马歇特锤试验机进行了抗冲击性能检测,结果表明,该开关最大能承受45000g。设计的可靠性检测系统,能模拟实际工作环境,对倒置开关进行筛选,提高了工作可靠性。该开关可推广应用于其它存储测试系统。     

M-Z干涉型集成光学微加速度传感器结构设计

提出了一种新型的Si基M Z干涉型微光电机械系统(MOEMS)加速度地震检波器。在Si基上集成了Si十字梁、质量块、偏振器、M Z波导干涉仪及声光调制器。给出了该加速度检波器工作原理,对结构进行了分析设计,并用有限元(FEM)分析软件进行了仿真计算。该检波器的主要设计参数为:固有频率1353Hz,相位检测灵敏度1.2×10-4rad/(m·s2)。     

捷联惯导系统加速度计采集电路设计

为提高电路的稳定性,根据电流积分型I/F转换电路的电荷平衡原理,设计了一个基于动态自动校零运放ICL7650的加速度计采集电路.由于该运放的自动校零功能,使电路本身能够对零位和漂移进行自校正.介绍了采集电路的各个功能模块具体实现方案,对各器件的选型和参数确定做出详细的分析.着重介绍了恒流源的重要性和实现方法.经测试证明...     

基于麦克风阵列的信号采集处理系统设计

介绍了基于TMS320C6713的信号采集处理系统。该系统以TMS320C6713作为核心控制器,通过多通道音频串行口（McASP）与A/D芯片PCM4204连接。系统充分利用McASP接口多通道的特点,设计了16通道麦克风阵列采集处理平台,并通过外扩USB芯片与PC主机端进行数据传输,方便用户在PC端进行数据处理。该...     

高精度加速度计信号变换技术

针对捷联惯导系统加速度计信号采集的高精度要求,提出了一种采用I-F变换技术对加速度计进行高精度数据采集的方法,对其工作原理、构成及提高精度的方法等问题进行了分析和讨论。实验证明,该系统满足了捷联惯导系统的精度要求,具有普遍的实用价值。     

基于FPGA的数据采集系统设计

提出一种基于FPGA技术的多路模拟量、数字量采集与处理系统的设计方案,分析整个系统的结构,并讨论FPGA内部硬件资源的划分和软件的设计方案等。本设计方案外部电路结构简单可靠,特别适用于多路检测系统中,而且可以根据需要容易地对系统进行扩展,对于检测系统来讲具有一定的通用性。     

压电信号采集中放大电路前置级的设计

压电传感器输出的压电信号较弱,输出阻抗高且叠加有共模干扰;现有的几种利用仪用放大器的压电信号前置放大电路解决方案有一些不足。在理论分析的基础上,对压电信号前置放大电路做了重要改进,提出了具有共模电压并联负反馈电路的压电信号放大电路前置级方案。实验显示,该方案能有效抑制共模干扰、提高电路的信噪比。