像增强器在高速成像应用中的高重频特性

为了解决像增强器在高重频下的成像应用问题,建立了像增强器高重频特性成像实验平台,并开展了ICCD相机双帧成像与曝光时间、双帧延迟时间之间关系的实验研究.实验结果表明ICCD相机第二帧成像问题是由第一帧曝光时像增强器饱和造成的,增大CCD的AD采样增益可避免灰度值反转现象和"浮雕"效应.本文研究可为像增强器在高重频条件下的成像应用提供理论和实验依据.     

磁共振信号并行高速接收系统设计

针对低场磁共振成像系统,该文设计了一种紧凑灵活的信号接收方案,实现对多通道磁共振信号的高速采样与直接数字解调. 系统采用高速模数转换器(A/D)对磁共振信号直接采样;以单片数字下变频器(DDC)--AD6636, 完成4路采样信号的数字解调;以数字信号处理器（DSP）作为控制器,实现对AD6636的配置以及I/Q数据的读取. 信号采样频率可达100 MSPS,适用于1 T以下的系统. 实验证明该设计具有结构紧凑,采样速率高,配置方便快速,滤波器设计丰富灵活等特点,为磁共振成像谱仪的研制提供了一种高性能的信号接收方案.     

高重频CO_2激光损伤HgCdTe晶体的数值分析

针对CO2激光作用下HgCdTe晶体的损伤问题进行了数值分析。首先,建立了高重频CO2激光损伤Hg0.784Cd0.216Te晶体的三维热传导物理模型;然后,利用有限元方法计算了单脉冲和高重频CO2激光作用下,Hg0.784Cd0.216Te晶体的损伤阈值;最后,分析了激光重频以及辐照时间对晶体损伤阈值的影响。研究结果表明:单脉冲激光辐照下,晶体的损伤阈值为64.5 J/cm2;高重频(f>1 kHz)激光辐照下,激光重频的改变对晶体损伤阈值的影响较小,损伤阈值应由平均功率密度表征,且与辐照时间密切相关;辐照时间的增加,可以有效地减小晶体的损伤阈值,当激光辐照功率密度<1.95 kW/cm2时,不会发生晶体损伤。研究结果对高重频CO2激光在激光加工以及激光防护的应用方面具有指导意义。     

合肥光源数字横向逐束团反馈系统

为了克服横向耦合束团不稳定性对合肥光源的不利影响,在合肥光源(HLS)研制了一套数字横向逐束团反馈系统。该系统使用直接采样前端,同时针对合肥光源水平方向工作点和垂直方向工作点太过接近的情况,修改了数字处理器的FPGA程序,使得单个处理器能够实现独立的双通道反馈。束流试验验证了反馈系统能有效抑制横向不稳定性,并可以提高注入流强。     

基于数据采集卡和GPU的MRI信号接收设计

针对磁共振成像(Magnetic Resonance Imaging,MRI)的信号接收,提出一种基于高速数据采集卡和图形处理器(Graphic Processing Unit,GPU)的接收方法.采样每一行数据时,在谱仪输出触发脉冲的控制下,数据采集卡对前置放大器输出的信号进行直接采样.然后,使用GPU并行实现数字混频、多级滤波抽取和图像重建.GPU具有很高的运算速度,信号处理过程中可以根据需要灵活地实现滤波器的组合.同时,数据全部采用双精度浮点类型,保证了很高的运算精度,提高了重建图像的信噪比.MRI实验证明了该信号接收方法的可行性.     

基于VHDL技术实现视频采集处理器的控制

针对目前视频图像采集技术中图像采样控制复杂,应用不灵活的问题,基于现有视频采样芯片SAA7111,提出一种采用VHDL技术来模拟实现Ｉ２Ｃ总线接口的方法,控制视频采集处理器实现视频图像采集.实验证明,Ｉ２Ｃ总线控制SAA7111采样图像数据正确、稳定.该方法具有非常好的可移植性.     

全保偏49 GHz高重频多波长光源的产生

频域稳定的高重频多波长光源是信道化和光通讯等领域的理想光源。为了满足高重频多梳齿激光源的应用需求,本文研制了49 GHz梳齿间隔的多波长激光源。通过优化I/Q两端射频信号和三个偏置点,IQ调制器稳定工作在载波抑制单边带模式,杂散频率成分抑制比达到27.5 dB。本文利用循环调制技术产生宽带多波长光频梳,并通过优化射频功率建立环内增益-损耗平衡,有效提升平坦度,获得了梳齿间隔为24.5 GHz、梳齿数目为28根、平坦度仅为3 dB、梳齿信噪比(TNR)达29 dB的多波长光频梳。在此基础上,进一步利用法布罗(FP)滤波技术将频率间隔提升到49 GHz,最终得到梳齿数目达14根,平坦度为2.7 dB,TNR达19 dB,平均光功率为9 dBm的高重频多波长光频梳。由于采用了全保偏光纤器件和集成化技术,本系统具有一键式启动和长时稳定运行的特点,运行半小时的功率抖动标准差仅为0.5%,有望在各微波光子领域中应用。     

高重频超宽谱短电磁脉冲对GPS接收机干扰

超宽谱短电磁脉冲的频谱可覆盖GPS工作频带,对GPS接收机的正常工作存在干扰威胁。从理论分析、数值仿真和实验方面研究了高重频超宽谱短电磁脉冲对GPS接收机干扰效果与脉冲参数之间的依赖关系。结果表明:若脉冲重复频率整数倍能落入GPS接收机工作频带内,高重频超宽谱短电磁脉冲对GPS接收机干扰效果较强,且达到相同干扰效果时所需脉冲幅值随重频增大而等比例减小,即脉冲幅值与重频乘积保持为常数;若重频整数倍偏离GPS接收机工作频带,高重频超宽谱短电磁脉冲对GPS接收机干扰效果不明显。     

一种低信噪比测频技术

鉴于数字信号处理器(DSP)的迅速发展,本文提出了一种计算式测频方法。该方法可根据采样幅值计算出待测频率,并与自适应滤液器和参数平滑技术相结合,从而可在信噪比较低和存在其他线谱干扰的情况下实现信号频率的精测。计算机仿真和实际的工程使用已证明了它的有效性。该方法在水声和其他通信系统中具有一定的应用价值。     

高重复频率锁模光纤激光器及其超连续谱产生

设计并实验研究了一种结构简单的主动调制锁模高重复频率窄脉宽光纤激光器。采用窄线宽连续激光调制4 GHz高重频后,通过拉曼增益孤子压缩效应将脉宽由27 ps压窄至2.6 ps。该高重频锁模激光泵浦一段300 m长高非线性光纤,同时脉冲被展宽至7.4 ps。产生的超连续谱平坦度20 dB宽带可达250 nm,功率波动为±0.2 dB。     

双通道高速数据采集处理平台的设计与实现

为满足数字式测向接收机对高速数据采集和处理的需求,研制了高速数据采集处理平台,该平台基于ADC12D1800RF模数转换器实现了两路1.35GHz中频信号的带通采样,以Xilinx公司V7系列FPGA为数据处理器,采用高速DDR3作为存储设备解决了海量数据存储问题,并通过高速串行接口（GTX/SRIO）实现了大容量数据的实时传输。该平台的测试结果为：1.8GHz采样率时有效位数大于8bit,DDR3存储器的工作主频可达1333MHz,GTX接口在10Gbps速率下工作时,其误码率小于10-9,上述测试结果表明该平台可以高速、准确地实现信号采集、数据传输、存储和处理,达到了预期设计目标。     

激光陀螺读出信号高速采集系统

介绍了激光陀螺（RLG）读出信号高速采集系统的设计和实现方案。该系统包括板卡和相应的应用软件,提供两路最高60MHz采样频率、14位精度的数据采集通道,能够同时对RLG两路光强拍频信号进行高速高精度数据采集,为RLG特性分析提供重要依据。该系统通过上位机软件控制板卡的工作状态、设置和切换采样模式。板卡利用FPGA接收计算机指令并协调控制模数转换器、SDRAM和USB接口芯片,完成RLG输出拍频信号的采集、缓存和传输。FP—GA设计中结合了硬件逻辑高速灵活的优点和NIOSⅡ软核处理器在控制方面的优势。SDRAM完成海量数据缓存,USB接口芯片工作在SlaveFIFO模式下,实现板卡与计算机的通信。实验证明该系统工作稳定,在RLG测试和性能分析中具有很好的实用性。     

Development of an ADC radiation tolerance characterization system for the upgrade of the ATLAS LAr calorimeter

ATLAS LAr calorimeter will undergo its Phase-I upgrade during the long shutdown(LS2) in 2018, and a new LAr Trigger Digitizer Board(LTDB) will be designed and installed. Several commercial-off-the-shelf(COTS)multi-channel high-speed ADCs have been selected as possible backups of the radiation tolerant ADC ASICs for the LTDB. To evaluate the radiation tolerance of these backup commercial ADCs, we developed an ADC radiation tolerance characterization system, which includes the ADC boards, data acquisition(DAQ) board, signal generator,external power supplies and a host computer. The ADC board is custom designed for different ADCs, with ADC drivers and clock distribution circuits integrated on board. The Xilinx ZC706 FPGA development board is used as a DAQ board. The data from the ADC are routed to the FPGA through the FMC(FPGA Mezzanine Card)connector, de-serialized and monitored by the FPGA, and then transmitted to the host computer through the Gigabit Ethernet. A software program has been developed with Python, and all the commands are sent to the DAQ board through Gigabit Ethernet by this program. Two ADC boards have been designed for the ADC, ADS52J90 from Texas Instruments and AD9249 from Analog Devices respectively. TID tests for both ADCs have been performed at BNL, and an SEE test for the ADS52J90 has been performed at Massachusetts General Hospital(MGH). Test results have been analyzed and presented. The test results demonstrate that this test system is very versatile, and works well for the radiation tolerance characterization of commercial multi-channel high-speed ADCs for the upgrade of the ATLAS LAr calorimeter. It is applicable to other collider physics experiments where radiation tolerance is required as well.     

Integration of digital signal processing technologies with pulsed electron paramagnetic resonance imaging

The integration of modern data acquisition and digital signal processing (DSP) technologies with Fourier transform electron paramagnetic resonance (FT-EPR) imaging at radiofrequencies (RF) is described. The FT-EPR system operates at a Larmor frequency (L(f)) of 300MHz to facilitate in vivo studies. This relatively low frequency L(f), in conjunction with our approximately 10MHz signal bandwidth, enables the use of direct free induction decay time-locked subsampling (TLSS). This particular technique provides advantages by eliminating the traditional analog intermediate frequency downconversion stage along with the corresponding noise sources. TLSS also results in manageable sample rates that facilitate the design of DSP-based data acquisition and image processing platforms. More specifically, we utilize a high-speed field programmable gate array (FPGA) and a DSP processor to perform advanced real-time signal and image processing. The migration to a DSP-based configuration offers the benefits of improved EPR system performance, as well as increased adaptability to various EPR system configurations (i.e., software configurable systems instead of hardware reconfigurations). The required modifications to the FT-EPR system design are described, with focus on the addition of DSP technologies including the application-specific hardware, software, and firmware developed for the FPGA and DSP processor. The first results of using real-time DSP technologies in conjunction with direct detection bandpass sampling to implement EPR imaging at RF frequencies are presented.     

基于FPGA和ADS8638的数据采集系统的设计与实现

为了解决常用数据采集产品体积较大的问题,选用一种体积小,转换速度快的多通道AD转换芯片ADS8638,设计了FPGA与芯片间的接口电路,并采用verilog语言编写了控制程序,以控制ADS8638芯片对各通道输入的模拟量进行AD转换。通过软件仿真验证、静态时序分析,仿真和分析结果表明,该软件功能、性能、时序正确。最后,将软件经过综合、布局布线后下载到ACTEL FPGA芯片中进行硬件系统测试,测试结果表明,本技术方案设计合理,功能可靠,降低了常用数据采集系统的体积和功耗,具有良好的实用价值。     

High-speed data acquisition system and receiver configurations for time-domain radiofrequency electron paramagnetic resonance spectroscopy and imaging

Design strategies, system configuration, and operation of a dual-channel data acquisition system for a radiofrequency (RF) time-domain electron paramagnetic resonance (EPR) spectrometer/imager operating at 300 MHz are described. This system wasconfigured to incorporate high-speed analog-to-digital conversion (ADC) and summation capabilities with both internal and external triggering via GPIB interface. The sampling rate of the ADC is programmable up to a maximum of 1 GS/s when operating in a dual-channel mode or 2 GS/s when the EPR data are collected in a single-channel mode. By using high-speed flash ADCs, a pipelined 8-bit adder, and a 24-bit accumulator, a repetition rate of 230 kHz is realized to sum FIDs of 4096 points. The record length is programmable up to a maximum of 8K points and a large number of FIDs (2(24)) can be summed without overflow before the data can be transferred to a host computer via GPIB interface for further processing. The data acquisition system can operate in a two-channel (quadrature) receiver mode for the conventional mixing to baseband. For detection using the single-channel mode, the resonance signals around the center frequency of 300 MHz were mixed with a synchronized local oscillator of appropriate frequency leading to an intermediate frequency (IF) which is sampled at a rate of 2 GS/s. Comparison of quadrature-mode and an IF-mode operation for EPR detection is presented by studying the FID signal intensity across a bandwidth of 10 MHz and as a function of transmit RF power. Imaging of large-sized phantoms accommodated in appropriately sized resonators indicates that IF-mode operation can be used to obtain distortion-free images in resonators of size 50 mm diameter and 50 mm length.     

基于单片FPGA的多通道磁共振成像接收模块

提出了一种基于FPGA的多通道磁共振成像接收模块,能对多个独立通道的磁共振信号进行直接采样、数字下变频,以及数据流控制,并对其进行了成像实验. 设计中采用Xilinx公司的系统级DSP开发工具--System Generator对FPGA内部所有功能进行建模、仿真并生成相应的硬件描述语言. 模块的采样速率为80MSPS,能灵活实现1 kHz~1 MHz范围的可变接收带宽,适用于1 T以下的磁共振成像系统;在单片FPGA内完成1~4个通道采样信号的数字正交解调,抽取滤波和数据流的处理,并可扩展至8通道. 实验证明模块具有体积小,集成度高,可重构性强和成本低等特点,为磁共振成像谱仪的多通道接收系统提供了一种高性能的数字化解决方案.     

FPGA状态机在多路异步串口通信处理的实时优势

【】 首先简要介绍了异步串口板的通常设计方法,并且提出了这些方法的不足之处,重点阐述了基于FPGA状态机和片上总线的新设计方案,以及该方案的技术优势,随后公布了基于该方案的异步串口板达到的性能指标。通过比较有关应答延迟的试验数据,提出了基于FPGA状态机和基于DSP处理器的异步串口板卡存在明显的处理速度差异问题,并基于两种设计方案,解释了形成差异的原因。最后提出了FPGA状态机对外部总线存储器或端口的访问管理性能大幅超越了任何一款DSP处理器的观点,并对同行提出了类似研发项目的设计建议。     

基于NI PXIe-7966R的磁共振成像接收机设计

提出了一种基于NI PXIe-7966R（National Instruments Corporation,美国）的磁共振成像（MRI）接收机设计方案,进行磁共振信号直接采样、数字下变频（DDC）和数据上传,以及磁共振图像恢复．使用NI LabVIEW FPGA（National Instruments Corporation,美国）开发平台,对NI PXIe-7966R板载现场可编程门阵列（FPGA）内构建的所有功能模块进行了设计仿真和硬件描述语言生成,使其能灵活实现DDC功能．设计的接收机的采样速度为50 Mbps、模数转换位数为16位、带宽设置范围为100 Hz~1 MHz,并具有较好的滤波效果．实验结果表明,该设计方案是一种高性能的磁共振接收机方案．     

用于重离子加速器磁铁电源的数字调节器设计

 介绍了兰州重离子加速器冷却储存环上采用高级RISC微处理器(ARM)+现场可编程门阵列(FPGA)+DA/AD技术、状态空间方程方法实现对磁铁电源系统数字调节器的设计,它可以实现5阶及以下各阶的调节控制。运用ARM作为调节控制系统的核心处理器,完成系统的多线程任务处理。电源的精度调节通过FPGA和DA/AD相结合的技术来实现,通过千兆光纤接口实现外接数字信号处理器输入信号的直接传输。同时通过光电隔离器对叠加在输入/输出32 bit数字状态量的干扰脉冲进行抑制。经现场测试该调节器达到了加速器电源系统1×10^-4量级的精度要求,并减少了电源系统的故障恢复时间。