共查询到12条相似文献,搜索用时 93 毫秒
1.
2.
3.
针对SDRAM的读写操作具有一定的流水特性,“Garfield”的EMI(外部存储接口)设计中加入了指令缓冲(先入先出,FIFO),充分利用SDRAM的Burst模式.在处理器进行指令预取时,减少指令读取的平均等待时间。但这种方法的关键问题在于.如何选择恰当的指令缓冲深度.从而最大可能地提高整个芯片的执行效率。本文提出了一种基于软件模型来评估。首先介绍了为什么要在基于ARM7TDMI的外部存储器接口中插入指令FIFO,及如何通过软件建模的方法,用指令集模拟器和存储子系统模型模拟真实硬件环境。然后探讨了采用什么标准去评估指令执行效率的提高,最后通过实验数据得到对SDRAM指令FIFO的性能的评估。 相似文献
4.
AL422是由AverLogic公司推出的视频帧存储器 ,存储容量为384k×8Bits ,存储结构为先进先出 (FIFO) ,因而其接口非常简单。文中介绍了AL422的性能特点及应用领域 ,给出了它在四画面分割器和扫描率转换器中的应用实例 相似文献
5.
基于最小生成树的并行分层聚类算法 总被引:2,自引:0,他引:2
分层聚类技术在图像处理、入侵检测和生物信息学等方面有着极为重要的应用,是数据挖掘领域的研究热点之一.针对目前基于SIMD模型的并行分层聚类算法存在的无法解决存储冲突问题,提出一种基于最小生成树无存取冲突的并行分层聚类算法.算法使用O(p)个并行处理单元,在O(n2/p)的时间内对n个输入数据点进行聚类,与现有文献结论进行的性能对比分析表明,本算法明显改进了现有文献的研究结果,是一种无存储冲突的并行分层聚类算法. 相似文献
6.
7.
8.
时间序列异常检测是数据分析中一个重要的研究领域.传统的时间序列的异常检测方法主要通过比较检测数据和历史数据的差异程度,以判断被检测数据是否为奇异点(Surprise)、离群(Outlier)点等.然而序列和窗口的划分,状态的划分或者异常的定义和判定等问题,使得这类方法存在一定的局限性.本文针对传统时间序列检测算法不足,提出一种基于层级实时记忆算法的时间序列异常检测算法.该方法对时间序列内在模式关系进行学习,建立预测模型,通过比较预测值和真实值的偏离程度来判断数据是否异常.首先使用稀疏离散表征在保证保留数据相关性的同时又将数据离散化;然后输入到模型网络,预测下一时刻的数据值;最终根据预测值和真实值的差异为数据异常程度进行定量评分.在人造数据和真实数据上的实验表明,该方法能够准确、快速地发掘时间序列中的异常. 相似文献
9.
XML数据处理中一个基本问题是树形数据排序.本文针对已有算法的不足提出了一种XML文档多核并行外存排序算法——XPSort.XPSort扫描XML文档产生相互独立的排序任务,利用多核CPU对任务进行并行处理;同时,利用数据压缩、单临时文件以及避免子树匹配等策略,有效地减少磁盘I/O,提高排序性能;它克服了NEXSORT算法没能有效利用内存空间、存在大量随机I/O的问题以及难以处理"右深树"的缺陷,也克服了HERMES的数据冗余、大量磁盘开销等缺点.文章对不同特性的XML文档开展了大量比较实验,结果表明XPSort优于已有算法,所提优化方法是有效可行的. 相似文献
10.
随着SIMD(Single Instruction Multiple Data stream)结构DSP(Digital Signal Processor)片上集成了越来越多的处理单元,并行访存的灵活性及带宽效率对实际运算性能的影响越来越大.本文详细分析了一般SIMD结构DSP中基2 FFT(Fast Fourier Transform)并行算法面临的访存问题,采用简单的部分地址异或逻辑完成SIMD并行访存地址转换,实现了FFT运算的无冲突SIMD并行访存;提出了几种带特殊混洗模式的向量访存指令,可完全消除SIMD结构下基2 FFT运算时需要的额外混洗指令操作.最后将其应用于某16路SIMD数字信号处理器YHFT-Matrix2中向量存储器VM的优化设计.测试结果表明,采用该SIMD并行存储结构优化的VM以增加18%的硬件开销实现了FFT运算全流水无冲突并行访存和100%并行访存带宽利用率;相比优化前的设计,不同点数FFT运算可获得1.32~2.66的加速比. 相似文献
11.
当前主流片上总线协议—AHB存在访存带宽利用率较低的问题.本文基于SoC内DMA传输较多的特点,提出一种新的优化设计:在内存控制器内部增加MCS-DMA模块,并通过驱动程序将MCS-DMA模块与目标DMA传输绑定. 一方面实现数据预取,提升单个DMA传输时的总线带宽利用率;另一方面使访存请求在内存控制器内部流水化完成,提升多个DMA并发时的总线带宽利用率.将该设计应用到北大众志SK SoC后,单个DMA传输时的总线带宽利用率提升至100%,多个DMA并发时的总线带宽利用率从33.3%提升至85.5%,而芯片设计面积仅增加2.9%. 相似文献