MSP430微控制器讲座（五）—系统电平转换的逻辑接口电路

TI公司的MSP430系列微控制器中大多数MCU的工作电源电压为1．8-3．6V，相对于其它半导体公公司的5V电源电压供电的微控制器来说，MSP430系列具有低电流、低功耗的优势，但在系统设计中也存在着与不同电源电压逻辑器件或数字器件的电平接口转换问题。本文着重介绍MSP430系列MCU与常用的5V逻辑器件或数字器件之间的电压转换接口电路。     

双向逻辑电平转换电路MAX3370、MAX3371

<正> 随着计算机技术的高速发展,人类已经进入了数字时代。今天普通计算机的运算速度也已从上世纪的每秒钟千万次发展到了几十亿次。对于数字电路而言,适当降低供电电压,有利于运算速度的提升。早期的异步通讯RS232接口采用的的是正负12V的供电电压,抗干扰能力虽然较强,但是传输速率也是很低的,不超过1Mbps。目前生产的计算机芯片使用最多的是5V的供     

将信号转换为合适的逻辑电平

设计内含微控制器的测试站时，经常会碰到测试电压超过微控制器允许最高输入电平的情况。例如，如果某个微控制器使用5V电源，则最大输入信号也应是5V。测试超过5V的电压时，你可能会考虑用分压器降低电压。但是，分压器可能会影响DUT（被检设备）。因此，信号调理器需要有高输入阻抗。另外，尽管测到的信号会有一些波动，     

电平转换电路的老炼方案对比研究

电平转换电路被广泛地应用于系统中不同电压域之间的信号传输,为了使其在使用中具备更高的可靠性,需要进行老炼试验来剔除早期失效,合理的老炼方案能够得到理想的结果,不合理的老炼方案不仅无法剔除早期失效,还会引入新的缺陷。从实际案例出发,通过不同的老炼方案,获得了方案之间的对比结果,并结合失效分析,得到了最优的老炼试验方案,具有一定的推广应用价值。     

一种带电平转换功能的双电源电压输出电路

出于性能、功耗和兼容性的考虑,芯片的核心电路与I/O电路一般采用不同的电源电压.文中设计了一种新型2.5V/5V双电源电压输出电路,此电路带有新型电平转换电路,能够将摆幅为0～2.5V的内部信号转换为摆幅为0～5V的输出信号.同时,文中所设计的输出电路只使用2.5V耐压的薄栅氧MOS器件,虽然在5V电压下工作,却没有栅氧过压问题.     

电平转换电路的NBTI老化分析与容忍设计

电平转换电路是多电压设计中重要的组成部分,用来满足不同电压域间信号的传递。基于32 nm CMOS工艺,在100 ℃下,分析了NBTI老化对传统电平转换电路的影响,并提出应对老化的方案。设计了一种改进的老化容忍的电平转换电路,限制了交叉耦合对的竞争,并采用多阈值技术平衡了功耗与时延。仿真结果表明,与原电路相比,该电路可以在更低的输入电压下正常工作。不同输入电压下,功耗和时延大幅降低。该电路具有很好的老化容忍能力。     

传感器与摄像机的同步电路

测量系统经常要用到摄像机和其它传感器,两者间需要同步。本例描述了一个航空摄影系统,它有一台摄像机,包括CCD(电荷耦合器件)图像传感器、     

一种占空比可调的高速电平转换电路

提出一种占空比可调的高速电平转换电路,能够将频率高达1.33 GHz的低电压域信号提升至高电压域输出。在传统电平转换电路的基础上,增加了占空比调节电路,使得电路工作在不同I/O域时,通过调整接入的PMOS管数量来间接调整控制管的宽长比,进而实现占空比可调。增加了快速响应电路,引入首尾相接的反相器组,通过正反馈功能,加速实现电平转换。基于Global Foundry 14 nm CMOS工艺进行电路设计,采用SPECTRE软件进行仿真。仿真结果表明,该电路能够实现从0.9 V核心电压到2.5 V I/O电压的稳定转换,传播延时为225 ps,占空比为49.63%。当高电压域电压变换为1.8 V后,通过占空比调节电路,使占空比仍可保持在50%左右。     

基于VHDL的XRD44L60驱动时序设计

针对CCD输出信号的复杂性,介绍了电荷耦合器件(CCD)专用的视频信号处理器件XRD44L60的功能特点,设计了针对XRD44L60的时序控制电路并在QuartusⅡ软件环境下仿真.结果证明,该设计结构简单,可靠性高,性能稳定,具有广阔的应用前景.     

基亏VHDL的XRD44L60驱动时序设计

针对CCD输出信号的复杂性,介绍了电荷耦合器件（CCD）专用的视频信号处理器件XRD44L60的功能特点,设计了针对XRD44L60的时序控制电路并在QuartusⅡ软件环境下仿真。结果证明,该设计结构简单,可靠性高,性能稳定．具有广阔的应用前号,     

高分辨率时间数字转换电路的PLD实现

高分辨率时间数字转换系统(TDC)采用环形延时门单元(RGDS)高分辨率系统,在可编程器件(PLD)上实现,解决了延时门的综合、延时时间的离散性等问题.由于设计、实现和集成电路工艺无关,所以可以方便地移植到其他系统和PLD芯片中.本设计在Altera公司的CPLD芯片上的仿真测试表明,时间分辨率最高可达3.5ns.本实验通过了时序仿真和硬件测试.     

基于IL-P3的高速CCD驱动电路的设计与实现

对动态目标的CCD探测中,高速CCD驱动电路的设计是CCD相机成功捕获目标的关键技术之一.以DALSA公司近年来推出的高性能CCD芯片IL-P3为例,在分析其驱动时序关系的基础上,设计了一个积分时间可调的高速CCD驱动电路.用VHDL语言对CCD驱动时序发生器进行了硬件描述,在MAX PLUSⅡ开发环境下进行了功能仿真,选用ALTERA公司的CPLD器件EPM7128SLC84-7作为硬件设计平台.测试结果表明,驱动时序发生器产生的各控制信号可以满足CCD驱动要求.     

一种基于新颖的CMOS有源像素图像传感器的微型星敏感器成像系统的实现方法

下一代星敏感器将向着小型化、低成本、低功耗的方向发展,以往的基于CCD图像传感器的成像系统由于受自身因素的制约,难以满足其发展需求.文中介绍了一种基于新颖的CMOS有源像素图像传感器的USB数字成像系统的设计实现,通过对实现的系统模型进行测试和分析,得出结论即基于CMOS有源图像传感器的成像系统完全有能力作为下一代星敏感器的光电探测器件,从而为微型星敏感器成像系统的实现提供了一种切实可行的方案.     

几乎无噪声、适用于成像应用的ADC驱动器

正无论就采样率还是就信噪比而言,CCD(电荷耦合器件)和其他传感器对数字转换器都有很高的要求。传感器输出一般是以地为基准的一系列模拟电平(像素),在像素的边沿之间可能出现瞬态信号。像素数量增加时,捕获图像所需的ADC采样率也随之提高,就大多数大动态范围应用而言,20Msps流水线型ADC是足够的。为确保所采样信号具备最高SNR性能,ADC的驱动电路必须提供低阻抗、快速稳定以免引入宽带噪声以及对传感器呈现高输入阻抗。本文描述一种用于传感器和高性     

用DSP和ICPLD实现的纸币图像采集系统

为了实现对纸币的清分,需要对纸币的整洁度进行检测和判别,从而必须进行纸币图像的采集、处理及其残缺度的识别。基于接触式图像传感器(CIS)实现的图像采集系统,在纸币清分设备中得到了成功地应用。系统采用复杂可编程逻辑器件实现图像传感器的控制、数据存储等功能,利用总线切换电路完成了双存储区的轮换工作。     

高速图像数据采集与处理系统的硬件设计

一种基于DSP芯片TMS320C5410的高速数据采集与处理系统,能够快速地完成大容量数据获取,系统的核心部件为DSP和可编程逻辑器件CPLD,主要电路包括图像信号视频预处理电路、同步分离电路、A/D转换电路、DSP处理器的I/O接口电路、系统电源电路等,其电路简单、可靠性好、具有一定的通用性。     

构成单片正弦波振荡器的可编程模拟电路

可编程逻辑器件为数字设计中复杂功能的实现提供了一种流行的方法。虽然制造商尚未提供能与VLSI数字电路复杂性相比拟的模拟电路,但现场可编程模拟电路正在信号调整和滤波应用中获得广泛采用。这些器件基于CMOS跨导及开关式电容放大器,可为相对复杂的设计问题提供一种便利的解决方案。Lattice     

基于USB接口的高速图像采集系统设计

以CMOS图像传感器OV7620为数据源,结合USB接口、复杂可编程逻辑器件CPLD、DSP设计了高速图像采集系统,详细叙述了系统的基本原理、DSP的HPI与USB控制器的接口电路、USB控制器固件程序开发和主机端应用程序的设计方法.