共查询到18条相似文献,搜索用时 78 毫秒
1.
2.
3.
实际应用中,常常需要一个增益可软件编程的放大器(PGA),用来将不同幅度的模拟输入信号放大到某个特定范围,便于A/D转换器进行采样,或者将给定信号放大一个由软件设定的增益后输出。但可供选用的现成的可编程增益放大器并不多见,需要采用其它方法来实现,通常有两种方法:l)运放十模拟开关十电阻网络;2)运放十数字电位器。其中,前一种方法利用模拟开关切换电阻反馈网络,从而改变放大电路的闭环增益。此种方法所需元器件较多,电路庞大,而且精度受到限制。第二种方案采用固态数字电位器来控制放大电路的增益,线路较为简单。… 相似文献
4.
程控增益放大器的实现 总被引:2,自引:0,他引:2
随着电子技术的不断发展,程控增益放大器在自动测控、智能测控、智能仪器仪表等重要领域的应用越来越广泛.本文分别给出了利用模拟开关、D/A转换器、数字电位器和集成程控增益放大器组成程控增益放大器的方法,并给出各自实现方法的优缺点. 相似文献
5.
单片双积分A/D转换器,除了转换速度较慢外,它具有较高的抗工频干扰能力、较高的分辨力和价廉等优点,因此在转换速度要求不太高的场合得到普遍应用。若进行浮点数据采集就能更充分地发挥其高分辨力的特点,可广泛应用于一些智能化仪表的数据采集环节。 相似文献
6.
本文通过对数控电荷放大器电路的介绍,详细阐述了运用梯形电阻反馈网络的方法进行低频响应的设计方法,使用D/A转换器实现数控增益功能的方法。 相似文献
7.
A/D转换器可以将模拟信号转换为数字信号,不同种类的应用对A/D转换器的性能要求不同。在一定的转换精度要求下,对大动态模拟信号进行转换,要求A/D的分辨率要高,这在有些场合是不经济的。若将大动态输入信号先进行对数放大,得到较小动态范围的压缩信号,再添加到A/D转换器进行量化,则可在不增加A/D位数的情况下处理大动态输入信号。本文提出了相应的解决方法。 相似文献
8.
数控直流稳压电源设计 总被引:1,自引:0,他引:1
设计了“数控步进直流稳压电源”提出了人性化、高标准、低成本的要求,以微控制器为核心,设计一数字式直流电压控制系统,系统由单片机、A/D转换器、D/A转换器组成。该系统提高了CPU的利用率,方便了功能的扩展。 相似文献
9.
给出了一种用在高速高精度流水线型模数转换器中的具有高增益和高单位增益频率的全差动CMOS运算放大器的设计,电路结构主要采用折叠式共源共栅结构,并采用增益提高技术提高放大器的增益。共模反馈电路由开关电容共模反馈电路实现。模拟结果显示,其开环直流增益可达到106 dB,在负载电容为2 pF时单位增益频率达到了167 MHz,满足了对模数转换器的高速度和高精度的要求。 相似文献
10.
11.
12.
32位定/浮点乘法器设计 总被引:21,自引:2,他引:21
针对 Wallace树连接线复杂度高 ,版图实现比较困难的缺点 ,提出了一种新的加法器阵列结构 .这种结构在规则性和连接复杂度方面优于 ZM树和 OS树 .同时提出一种新的 CL A加法器结构以提高乘法器的性能 .乘法器采用 1.5μm CMOS工艺实现 ,完成一次定点与浮点乘法操作的时间分别是 5 6 ns和 76 ns 相似文献
13.
设计了一种高精度采样保持放大器.采用6 μm高压双极工艺,优化了电路输入结构,弥补了实际工艺制作中因输入晶体管及偏置电阻不能完全匹配所带来的输出误差.测试结果显示,该放大器能在6 μs的时间内完成采样,可满足12位A/D转换器的精度要求. 相似文献
14.
15.
A comparison of test point selection methods using a linear matrix model based on the National Institute of Standard method
and wavelet transform to reduce the number of test points, and hence, the test time, for a programmable gain amplifier (PGA)
was investigated. The concept of integral nonlinearity (INL) was used to predict the performance of the PGA. It was found
that the NIST method retained the original properties of the INL of the PGA. As such, the NIST method is able to predict the
test responses of the PGA much more accurately than the wavelet transform method, using only 3 test points instead of the
155 test points as required in a full test.
相似文献
Simon S. AngEmail: |
16.
采用TSMC 0.18μm RF CMOS工艺设计实现了一种对数增益线性控制型的宽带可变增益放大器.电路采用两级结构,前级采用电压并联负反馈的Cascode结构以实现良好的输入匹配和噪声性能;后级采用信号相加式电路实现增益连续可调.同时本文设计了一种新型指数控制电压转换电路,解决了射频CMOS电路中,由于漏源电流与栅源电压通常不为指数关系而造成放大器对数增益与控制电压不成线性关系的难题,实现了可变增益放大器的对数增益随控制电压呈线性变化.芯片测试结果表明,电路在1.8V电源电压下,电流为9mA,3dB带宽为430~2330MHz.增益调节范围为-3.3~9.5dB,最大增益下噪声系数为6.2dB,最小增益下输入1dB压缩点为-9dBm. 相似文献
17.
宽带CMOS可变增益放大器的设计 总被引:1,自引:0,他引:1
采用TSMC0.18μm RF CMOS工艺设计实现了一种对数增益线性控制型的宽带可变增益放大器,电路采用两级结构,前级采用电压并联负反馈的Cascode结构以实现良好的输入匹配和噪声性能;后级采用信号相加式电路实现增益连续可调,同时本文设计了一种新型指数控制电压转换电路,解决了射频CMOS电路中,由于漏源电流与栅源电压通常不为指数关系而造成放大器对数增益与控制电压不成线性关系的难题,实现了可变增益放大器的对数增益随控制电压呈线性变化,芯片测试结果表明,电路在1.8V电源电压下,电流为9mA,3dB带宽为430-2330MHz,增益调节范围为-3.3-9.5dB,最大增益下噪声系数为6.2dB,最小增益下输入1dB压缩点为-9dBm。 相似文献
18.
设计了一种基于FPGA的高速双精度浮点乘法器.采用了基4Booth算法产生部分积,然后用优化的Wal—lace树阵列结构完成对部分积的累加得到伪和和伪进位,进而对伪和和伪进位采用了部分和并行相加得到最后尾数结果.采用了优化的5级流水线结构的设计在CycloneIIEP2C35F672C6器件上经过综合后运行频率可达123.32MHz.在同等优化下,相比于AlteraIP核在调用DSP乘法资源情况下运行速度提高大约11%,相比于不调用DSP乘法资源情况下运行速度提高大约67%. 相似文献