基于FPGA的多接口转换研究与实现

主要研究多路串行数据同时接收/发送,然后汇合成一路串行数据发送/接收的多串口转换技术。使用Verilog语言在FPGA上实现了该方案,分别设计了数据的接收模块、发送模块、缓存模块以及系统的分频模块、延迟模块,实现了多路串行数据在通信速率互不影响的情况下合成一路高速串行数据收发的功能。通过Quartus II仿真和实验测试验证了该设计的可行性。在PC测试中,16路波特率为4 800 bit/s的串行数据,可以以波特率为115 200 bit/s进行聚合,各路数据速率无互相影响,且误码率为0。该设计的优点在于节约硬件开支,达到串口多用的效果,适用于多路数据同时采集的实时监控系统。     

Actel基于Flash架构的FPGA讲座（17） 基于Actel FPGA的多串口扩展方案

随着现代电子技术的发展,接口技术在设计中占据越来越重要的地位。多串口动态扩展通信技术在现场工业控制、智能家居等领域应用越来越广泛。在当前的多串口的扩展应用中,虽然市面上有部分的多串口扩展芯片,但是其可扩展的串口数量有限并且扩展的个数是固定的,而且这些扩展芯片普片存在着价格比较昂贵、芯片体积较大在电路板中占据很大的空间,功耗过高等问题。     

基于FPGA的dSPACE平台扩展方法

针对 dSPACE半实物仿真平台的 I/O端口、脉宽调制(PWM)路数不足的问题,提出了基于现场可编程门阵列(FPGA)的 dSPACE平台扩展方法。该方法通过建立 dSPACE和 FPGA之间的数据总线与指令总线,在 FPGA上构造指令表模块、I/O扩展模块、PWM发生器模块、A/D采样预处理模块和数据处理模块,并在MATLAB/Simulink中建立相应的控制模型,实现了dSPACE对FPGA扩展模块的控制和数据交换。实验结果表明,该方法能够节约 dSPACE资源,提高系统工作频率,增强 dSPACE的功能。     

FPGA作为协处理器的中断扩展管理

阐述了系统中断扩展的方法,并分析了其优缺点.基于常用的微处理器 FPGA系统构架,提出了一种基于FPGA的外部中断管理扩展方法,可以充分利用FPGA的优点,从而克服传统方法的不足.     

基于NIOSⅡ的多串口数据通信的实现

串口传输常用于基于FPGA和DSP结构的信号处理板和外部设备之间的数据交换。以GPS RTK定位应用为基础,针对单个串口全双工传输不足以应对多种数据类型同时输入输出的情形,设计并实现了一种面向多串口不同类型数据的传输方案。该方案通过增加串口控制寄存器实现单个中断信号即可控制所有串口,采用乒乓交替读写实现数据持续高速输入。测试表明该方案可独立对各串口进行配置,可同时实现GPS定位结果、差分GPS修正数据与外界的交换以及用户控制命令的输入,并且可减少硬件调试时间,节约硬件资源。     

基于CPLD/FPGA的多串口设计与实现

在工业控制中如何提高一对多的串口通讯可靠性和系统的集成性成为研究热点.本文利用嵌入式技术,提出基于CPLD/FPGA的多串口扩展设计方案.实现并行口到多个全双工异步通讯口之间的转换,并根据嵌入式系统实时性的需要,在每个UART接收器中开辟了8个接收缓冲单元,实现高速嵌入式CPU与RS232通讯设备之间的速度匹配,同时,...     

基于FPGA的AES密码协处理器的设计和实现

文章基于FPGA设计了一种能完成AES算法加密的密码协处理器，设计中利用VirtexⅡ系列FPGA的结构特点，对AES算法的实现做了优化。实验证明，这种实现方式用较少的电路资源达到了较高的数据吞吐率。该密码协处理器还提供了和ARM处理器的接口逻辑，实现了用于加／解密和数据输入输出的协处理器指令．作为ARM微处理器指令集的扩展，大大提高了嵌入式系统处理数据加／解的效率，实现数据的安全传输。     

基于PC/104模块的多串口通信扩展设计与工程实现

用PC/104模块486DX和EMM-8M-XT实现多串口通信.扩展后,10个串口可以同时进行全双工通信.结合工程实例,给出系统结构、软硬件设计方法以及多串口通信在DOS平台上的典型应用.     

基于DSP和FPGA的多串口通信的实现

本文介绍了一种基于 DSP 和 FPGA 的多串口通信系统的设计。使用 FPGA 对 DSP 的单一中断端口进行扩展,配合异步串口收发芯片,完成了点对多点的多串口通信。     

基于FPGA的SATAII协议物理层实现

SATA作为一种高速串行,点对点传输的硬盘接口,已取代了IDE硬盘接口。目前在硬盘中使用较为普遍的是SATAII和SATAIII,其线速率分别达到了3 Gbit·s^-1和6 Gbit·s^-1。文中对SATAII协议进行了全面的分析,并利用Xilinx公司的ISE开发工具和ML507评估板完成了协议的软IP核编写与调试。所用FPGA型号为XC5VFX70T,利用其中硬核Rocket IO GTX实现了高速链路的功能,并使用多级流水线技术进行并行设计以提高整体速度。     

积分梳状滤波器的FPGA实现

为了解决软件无线电通信系统中频采样之后的极大数据量在基带处理部分对DSP计算的压力,常采用多速率处理技术。多速率处理过程中需要使用积分梳状滤波器、半带滤波器和高阶FIR滤波器。在分析了积分梳状滤波器的结构和特性的基础上,阐述了多级CIC滤波器一种高效的FPGA实现方法,该方法的正确性和可行性通过QuartusⅡ的时序仿真分析得以验证,实际中可以推广应用。     

基于FPGA的HDLC设计实现

根据某雷达的实际要求在FPGA中设计了HDLC协议处理器,并详述了该协议器的设计构想及具体功能模块的实现。该设计采用分块处理的方法使设计简单灵活,适合于系统移植和借用。试验结果证明设计可行有效,可以满足系统要求。同时对主要功能模块进行了仿真和测试,提供了关键结点仿真波形图及部分原代码。     

基于FPGA的参数可调RS422接口电路设计实现

介绍了一种基于FPGA的波特率可变、数据位和停止位长度可调、奇偶校验功能可选的RS422串行信号接口电路设计。该设计以Altera的Cyclone系列芯片EP3C80F780I7作为控制芯片,以ADI的ADM2687EBRIZ作为RS422差分信号处理芯片。此外,该设计所有运算功能均采用硬件逻辑实现,具有可靠性高、通用性强的特点。     

基于FPGA的IDE协议实现的研究

介绍了一种使用VHDL语言为载体,在FPGA上实现符合ATA-6规范的IDE接口的方法。系统支持PIO数据传输和Uhra DMA数据传输。软件最终打包成IP核的形式,可以广泛应用在数据采集、图像处理、音频处理等,需要大量数据存储的系统中,完成对数据的高速安全存储。     

基于FPGA的DPSK调制解调器的全数字实现

调制解调技术是通信系统的灵魂,其性能直接影响到整个系统的通信质量。由于数字技术的大量应用,数字调制解调技术得到了广泛的应用。随着软件无线电思想的发展,将整个系统尽可能地集成于一个芯片的设计方法已经呈现出强大的发展潜力,成为系统设计发展的主要方向。基于这种思想,介绍一种在单片FPGA上实现的全数字DPSK调制解调器的设计方法。整个设计基于ALTERA公司的QUARTUS II开发平台,并用单片CYCLONE系列FPGA芯片实现。     

基于FPGA的UART设计与实现

介绍了应用现场可编程门阵列（FPGA）设计和实现通用异步收发器UART的方法。采用有限状态机模型形式化描述了UART的功能,在此基础上用硬件描述语言VHDL编程实现了UART,并使用QuartusⅡ软件中的嵌入式逻辑分析仪SignalTapⅡ对数据传输进行了检测,验证了设计的正确性。     

基于Logistic映射PN序列的FPGA实现

为了获得性能良好,适于扩频通信及加密领域的伪噪声(PN)序列,提出了一种PN序列量化产生及硬件实现方法.该方法基于FPGA技术并以Logistic离散映射作为随机信号源,提取Logistic映射时间序列二进制数中的某一位构成了一个新的混沌PN序列,并在硬件上获得了实现.通过对序列的频率测试、串列测试、Poker测试、游程测试、自相关测试表明,这种PN序列的硬件实现技术可为扩频通信和信息加密提供一个良好的伪噪声序列.     

GO-CFAR检测器在FPGA上的实现

提出了采用FPGA技术对雷达的视频信号进行GO-CFAR检测,克服了DSP处理速度有限、实时性差和ASIC器件灵活性差的问题。以自行研制的雷达信号处理PCI卡为平台,详细介绍了GO-CFAR算法在FPGA芯片上实现的原理和过程,并结合仿真结果说明了利用FPGA进行恒虚警检测的优势,为雷达恒虚警检测的工程实现提出了一条新思路。