将低成本FPGA用于视频和图像处理

FPGA已经存在了十几年的时间,在传统概念中,FPGA价格昂贵,设计门槛较高,多用于通信和高端工业控制领域。最近几年,低成本FPGA不断推陈出新。半导体工艺的进步不仅带来FPGA成本的降低,还使其性能显著提升,同时不断集成一些新的硬件资源,比如内嵌DSP块、内嵌RAM块、锁相环(PLL)、高速外部存储器接口(DDR/DDP2)、高速LVDS接口等。在Altera公司90nm的CycloneⅡFPGA内部,还可以集成一种软处理器Nios II及其外设,它是目前FPGA中应用最为广泛的软处理器系统。     

FPGA与ASIC之兼容设计

为了利用FPGA和ASIC设计各自的优点,很多设计首先通过FPGA来实现,再根据需求转换成ASIC实现,同时更多的ASIC设计为了降低风险和成本,在设计过程中会选择使用FPGA进行功能验证。这就需要设计能在两者之间互相转换,怎样使电路设计以最快的速度、最小的代价来满足这一转换,本文提出了一些兼容设计方法,并进行了分析,最后给出了兼容设计实例,设计实践表明这些设计方法对FPGA与ASIC的兼容设计是行之有效的。     

SYNOPSYS新推FPGA综合方案

Synopsys公司发布DesignCompilerFPGA(DCFPGA),这是一套新的FPGA综合产品,主要面向使用高端FPGA进行ASIC原型设计的设计师。DCFPGA基于Synopsys的DesignCompiler技术构建,并与新的AdaptiveOptimization(适应性优化)技术相结合,通过一套公用的ASIC和FPGA流程,为设计者实现原型设计提供了一套符合行业标准的增强ASIC解决方案、优秀的电路时序效果和快捷的途径。截至目前,已有超过40家客户购买了DCFPGA,并已顺利完成了20个原型设计。DCFPGA与DesignCompiler的兼容性实现了ASIC和FPGA设计环境的集成。DCFPGA能够…     

FPGA全面挑战ASIC设计

技术领先的ASIC和ASSP开发成本高、周期长，这使其只能应用于经过验证的低风险特大批量应用。另外，产品的标准在不断变化，差异化需求也越来越强，产品周期在逐渐缩短，这些都为FPGA在ASIC市场有更多的用武之地做了很好的解释。     

ASIC设计自动化最新工具—FPGA开发系统

本文介绍了ASIC设计自动化最新工具——FPGA开发系统的软、硬件支撑环境,FPGA的概况,特点和基本结构,FPGA系列器件和工作频率以及在微机FPGA开发系统上如何进行ASIC电路的设计,最后给出一个设计实例的流程。     

FPGA和ASIC的电源管理方案

在 FPGA或 ASIC 系统设计中,电源管理是特别需要慎重考虑的关键问题之一。由于不同的系统有不同的要求,再加上 FPGA或ASIC的复杂性和利用率也不尽相同,因此,最佳的电源配置也各不相同。本文介绍了在 FPGA 和 ASIC 的电源管理设计中需要考虑的一些问题。     

接入网中V5.2接口ASIC芯片设计

V5接口提供了接入网与本地交换机间的新型开放式数字接口。重点讨论了符合V5．2接口协议的ASIC芯片的实现方案。根据该方案使用硬件描述语言（Verlog HDL)和采用自顶向下（TOP－DOWN）的设计方法实现了具体电路,并使用FPGA芯片对该电路进行了物理验证。实验表明根本本方案设计的电路正确,工作稳定可靠。     

FPGA引领设计工具走进ASIC领域

在考虑下一代系统的设计时,不断上升的掩膜成本会起到决定作用吗?根据高性能要求和高相对成本的关系进行必需性分析．是否有一种更具成本效益的方式服务于终端产品?面对这些疑问,FPGA很有可能有能力的下一代设计高声欢唱起来。     

用多片FPGA进行ASIC设计验证的分区和综合技术

本文将介绍如何在专业的验证软件Certify的帮助下，实现快速有效的用多片FPGA来进行ASIC设计验证。     

结合FPGA和结构化ASIC解决设计难题

引言 系统设计人员在实现最具成本效益的芯片方案时面临多种选择。为了获取最大利润，需要综合考虑这些方案的最终预期产量、开发成本以及产品能否及时上市等因素。     

利用FPGA实现低成本汽车多总线桥接

汽车中的电子单元持续快速增长,因此对比一下汽车电子发展和消费类电子便携式产品的发展会有很大启发.今天的消费者希望在汽车中获得手持便携式电子设备所提供的方便与舒适性.汽车电子将不再专门用于引擎管理系统或车身控制,而是扩展应用到新的领域,如信息娱乐、通信以及司机/乘客辅助系统.     

一种新用途多制式合路系统的设计

本文提出了一种解决多运营商的室内覆盖系统与日益稀缺的室内空间、宝贵的频谱资源与话务量的增长等一系列矛盾的新思路,有效的结合了光纤传输与多系统接入平台的优点,为多系统的室内覆盖提供了新的设计方案。     

SystemACE CF技术—解决FPGA配置的新方案

分别从硬件和软件两个方面介绍了System ACE CF技术，包括这项新技术结构和性能上的特点，硬件的连接和软件的使用。     

Low-Power System Design for MPEG-2/4 AAC Audio Decoder Using Pure ASIC Approach

This paper presents an implementation of a low-power and pure-hardware advanced-audio-coding (AAC) audio decoder system. Based on the characteristics of each decoding block, the AAC system is partitioned into four separate modules. For low-power and low-complexity considerations, architectural- and algorithmic-level approaches are adopted in both individual modules and whole system. In parallel PLA-based codeword decoder, we achieve a constant output rate of Huffman decoding in 2.5 cycles for the worst case, and memory usage is decreased compared to that in the binary-tree memory-based method. In reduced lookup table inverse quantizer, a table lookup with interpolation scheme is adopted which reduces the size of the lookup table from 8192 to 256. In hardware-shared signal processor, we use a hardware-sharing technique which integrates several similar blocks into a common hardware to reduce cost and enhance hardware utilization. In fully pipelined filterbank, a fast algorithm decreases the numbers of multiplication and addition largely to factors of 24 and 144 for the short and long blocks, respectively. A corresponding hardware for filterbank processing is proposed with fully pipelined architecture. Referring to stereo processing, a single hardware is shared for the channel pairs with low-cost consideration. The hardware operations of each module are well scheduled with high utilization of pipeline, and furthermore, the parallel processing among blocks is joined to increase efficiency. A 48% power savings can be reached by using the pipeline and parallel techniques of the channel pair. The proposed AAC decoder is realized in UMC 0.18-${rm mu}hbox{m}$ 1P6M technology and is operated at only 3 MHz in the worst case. The power dissipation is only 2.45 mW at the sampling frequency of 44.1 kHz.      

数字视频系统设计中的集成新概念(上)

在数字视频创新已经成为数字信息产业热点的今天,数字视频系统的设计方法不断提高,这样既可以为数字视频产品拓展差异性空间,也能够缩短开发周期以满足日新月异的市场需求。现在数字视频系统的复杂度已经远远超过以往任何时候,特别是随着单片系统(SoC)时代的到来,广大设计人员正面临着前所未有的挑战。在SoC成为数字视频系统平台的时候,新的集成开发概念也就应运而生,其实质就是通过综合的集成开发环境以及所提供的多种工具,实现数字音视频软件与底层系统软件及相关应用的集成,并采用有效的手段进行调试。关于数字视频系统设计的集成理念可以结合业界具有代表意义的单片数字媒体处理平台达芬奇(Davinci)及其开发技术作一些探讨,其中包含基本开发理念、开发集成环境、数字视频配置工具和图形系统可视化工具四个方面。     

Floating-Point Divider Design for FPGAs

Growth in floating-point applications for field-programmable gate arrays (FPGAs) has made it critical to optimize floating-point units for FPGA technology. The divider is of particular interest because the design space is large and divider usage in applications varies widely. Obtaining the right balance between clock speed, latency, throughput, and area in FPGAs can be challenging. The designs presented here cover a range of performance, throughput, and area constraints. On a Xilinx Virtex4-11 FPGA, the range includes 250-MHz IEEE compliant double precision divides that are fully pipelined to 187-MHz iterative cores. Similarly, area requirements range from 4100 slices down to a mere 334 slices