基于可编程逻辑器件(Lattice)的多功能数字频率计

介绍了具有频率测量、脉冲周期测量、脉冲宽度测量以及脉冲信号占空比测量等功能的数字频率计，设计中使用了Iattice ispLSI 1016-60在线式大规模可编程逻辑器件及CAL芯片等。     

基于可编程逻辑器件的多功能数字频率计的设计

数字频率计,在硬件上采用单片机AT89C51作为系统的主控部件,实现整个电路的测试信号控制、数据运算处理、键盘扫描和控制数码管的显示输出。软件上用VDHL语言实现,采用自顶向下的设计方法。     

基于FPGA的多功能全同步数字频率计设计

在分析比较现有测频方法优缺点的基础上,介绍全同步测频原理,给出采用AT89C51单片机实现控制,并通过FPGA芯片,在Max＋PlusⅡ中运用VHDL语言编程,设计出一个多功能全同步数字式频率计。该设计可以兼顾频率计对速度、资源和测频精度等各方面的优化需求。     

能显示占空比的频率计

<正> 本文介绍的频率计在能读出待测信号频率的同时,还可直接读出待测信号的占空比。此外,这种频率计电路简单,功耗低,使用方便。 占空比是脉冲宽度t_d和脉冲周期T的比值:q=t_d/T。q的数值越小,说明脉冲占有周期的时间越短,脉冲之间的空隙越大。占空比有时也叫做“空度比”。在数字脉冲电路中有时不仅需要知道频率,而且还需要了解脉冲的占空比情况。当然,用一台示波器来观测,脉冲占空比的情况就一目了然;如果一时没有示波器,那么一台能显示占空比的频率计就可以大显身手了。     

基于EDA技术的多功能数字频率计设计

面对当今电子科技的高速发展,许多领域都会对电信号的频率、相位和占空比的测量提出更高的要求。文章提出了一种基于EDA技术的多功能数字频率计的设计方案,以等精度算法为核心,很大程度地提高频率、相位和占空比的测量精度。主要模块选用现场可编程门阵列(FPGA)开发,集成度高,生产成本低,并且测频范围为1Hz至1GHz,满足了现代工业制造等行业的信号测量要求。     

一种改进的铷频标中的频率综合器

频率综合器是被动式小型铷原子频标的关键部件之一。本文介绍了一个析型频率综合器的组成与工作原理。测试表明，该频率综合器具有输出信号频谱纯度高，体积小及功耗的的特点。     

数字频率计的设计

数字频率计是直接用十进制数字显示被测信号频率的一种测量装置。本设计中应用单片机的数学运算和控制功能，通过AT89C51内部存储程序进行软件计数，对输出进行控制。输出数经74164输出的8位并行数据送至8段LED，实现测量数据的显示，实现可视的计数功能。     

基于MSP430的频率计设计

该作品的核心是MSP430G2231芯片,采用内部中断资源和16位定时/计数器,配合信号调理电路和液晶显示器实现对被测信号频率的测量及显示。     

一种改进的铷频标中的频率综合器

频率综合器是被动式小型铷原子频标的关键部件之一，本文介绍了一个新型频率综合器的组成与工作原理，测试表明，该频率综合器具有信号频谱纯度高，体积小及功耗低的特点。     

数字频率计的VHDL程序设计

介绍了VHDL语言在数字频率计中的具体应用,给出了仿真波形,说明了实现电子电路的自动化设计（EDA）过程和EDA技术在现代数字系统的重要地位及作用。     

嵌入式频率计的设计

介绍了以单片机89C51为核心设计的一种频率计。在设计中充分应用单片机的数学运算和控制功能，该频率计实现了频率测量量程的自动切换，具有较高的测量精度和较短的系统反应时间。     

用单片机控制的简易频率计

目前,生产音响设备和扬声器件的工厂,在调试扬声器的流水线中,大多采用老式的拨盘式频率计。这种频率计需由熟练工人凭经验操作,操作时眼睛易疲劳。本文介绍一种成本低廉、硬件结构简单、使用方便、测试精确、显示迅速稳定的数字式频率测量装置。它既可作附件加装在原有老式的拨盘式频率仪中,也可以单独作一小型的频率测量装置,与振荡源配合使用作频率测量用。它可替代老式拨盘式频率计和一般的数字式频率计。本装置总体特点是:1.成本低廉,价格约140元,所用器件除了用8031作CPU外,其余集成电路芯片以及外围电路的价格均低廉,整个电路板体积小、重量轻。2.在20Hz～20kHz的音频范围内,能正确迅     

频率计权的数字化实现

分析了传统声级计中频率计权线路设计的缺陷,原有的设计方法:用集成运放、电阻、电容等器件来组成频率计权网络,其缺陷在于:这种方法由于采用了大量模拟器件,稳定性、可靠性、性能指标很难做得很好,调试很不方便.文中提出了一种在噪声测量中使用的频率计权通过数字实现的方法,包括FFT法和数字滤波法.详细阐述了噪声测量中使用的频率计权通过数字实现方法的具体内容.结果表明该方法在实际应用中具有简化电路结构、精度高、性能稳定、无须调试等优点.     

一种改进的实用型频率计设计方法

介绍了一种实用型频率计的实现方法,主要包括该频率计的硬件组成和工作原理2部分内容.该频率计采用简捷的信号放大硬件设计,使得在应用较少元件的情况下实现对输入信号的放大.通过硬件和软件的结合,该频率计准确地实现对输入信号频率的计算,能保证在60 MHz以下频段范围内对输入信号的计算精度达到1 Hz,在0～60 MHz测量频段范围内,该频率计能准确计算幅度大于30 mV输入信号的频率,具有较高的灵敏度.简单实用、精度较高、灵敏度较高等特点,使得该频率计能够广泛应用于实验室、高频信号测量等众多应用环境.     

基于FPGA芯片的数字频率计设计

介绍了一种利用EDA技术设计的数字频率计。目前流行的EDA软件平台是美国Altera公司的Max＋P1usⅡ可编程逻辑器件开发系统。本文采用自顶向下的设计方法，对数字频率计的核心——十进制计数器和测频控制信号发生器进行设计，其特点是将数字频率计的电路集成在一块大规模可编程逻辑器件（FPGA）芯片上。该方法改变了以往数字电路小规模多器件组合的设计，而且设计周期短，内部电路模块具有可移植等特点。与用其他方法做成的频率计相比，其体积更小、性能更可靠。