实时视频编码的二维DCT/IDCT的实现

用FPGA FLEX10130实现了二维离散余弦交换和逆变换（DCT／IDCT），结构设计采用行列分解法，乘法器采用移位求和的方法实现，并且采用流水线结构设计，提高处理核的性能，系统时钟达到33MHz，计算精度满足CCITT标准要求。     

8×8矩阵高速DCT的硬件实现

离散余弦变换（ＤＣＴ）在语间及图象处理方面应用广泛,本文采用行列分离的ＤＣＴ算法,用ＸＩＬＩＮＸ公司的ＦＰＧＡ芯片设计了一个实现该算法的硬件运算电路,在设计中着力于提高它的运算速度并控制硬件的规模,得到了令人满意的计算精度及速度。     

基于FPGA的二维DCT变换的实现

二维离散余弦变换(DCT)在图像处理和视频编码中起重要的作用。以MPEG 2全I帧编码为背景,在现场可编程门阵列(FPGA)上实现8×8像素的二维DCT变换。算法首先把8×8像素的二维DCT变换化简成8次一维DCT变换加上适当的蝶形运算和顺序重排操作。试验表明,方案可以只用一个一维DCT模块实现输入采样率为74.25MHz的二维DCT变换。     

二维DCT＼IDCT的FPGA实现及验证方法

通过对图像编码的核心技术之一离散余弦变换算法的研究，实现了基于PCI总线的二维离散余弦(逆)变换芯核的设计。该设计采用查找表法和流水线技术来减少硬件开销和提高速度；通过改变1-DDCT／IDCT的算法结构来减少查找表占用内部存储器的空间。把设计的离散余弦(逆)变换芯核作为IP软核，在基于PCI环境的RTL仿真平台上进行功能仿真和综合，最后下载到FPGA中，在本单位研制的基于PCI总线的IP测试平台进行硬件验证。实验结果表明，该IP核在平台中工作的最高频率可以达到77MHz。     

二维DCT的一种新算法

本文提出一种利用２ＤＤＨＴ计算２ＤＤＣＴ的新算法。由于采用ＦＮＴ来实现２ＤＤＨＴ，从而大大提高了算法的效率。     

一种高性能的适用于AVS的二维整数逆变换实现结构

针对AVS视频标准中的整数逆变换,本文提出了一种高性能的硬件实现方案.本方案采用两个一维逆变换核和4个16(16的双口SRAM.通过合理控制SRAM的读写方式,避免了数据的预处理与后处理,流水线的深度也得到减少.在列变换时,改变数据运算次序,从而保证了4个双口SRAM不影响运算速度.处理8(8的数据块,本结构仅需要37个时钟,与传统的实现方案相比,在同等运算速度下,面积节约28%.实验表明该结构适用于采用AVS标准的HDTV编解码器.     

一种用于实时视频处理的高速二维DCT的电路设计和实现

绝大多数的国际图像和视频压缩标准都采用DCT(离散余弦变换)进行传输编码。本文介绍了一种基于矩阵分解算法的高速实时二维DCT处理器。为了满足视频处理的实时性，整个电路设计中广泛采用了流水线技术，文中详细介绍了二维DCT处理器的电路结构，最后给出了它的FPGA实现。     

一种低功耗2D DCT/IDCT处理器设计

设计了一种低功耗的2D DCT/IDCT处理器。为了降低功耗,设计基于行列分解的结构,采用了Loeffler的DCT/IDCT快速算法,并使用了零输入旁路、门控时钟、截断处理等技术,在满足设计需求的基础上降低了系统的功耗。常系数乘法器是该处理器的一个重要部件,文中基于并行乘法器结构设计了一种新型的低功耗常系数乘法器,它采用了CSD编码、Wallace Tree乘法算法,结合采用了截断处理、变数校正的优化技术,使得2D DCT/IDCT处理器整体性能有较大提高。设计的时钟频率为100 MHz,可以满足MPEG2 MP@HL实时解码的应用。采用SMIC0.18μm工艺进行综合,该2D DCT/IDCT处理器的面积为341 212μm2,功耗为14.971 mW。通过与其他结构的2DDCT/IDCT处理器设计分析与比较,在满足MPEG2 MP@HL实时解码应用的同时,实现了较低的功耗。     

一种用于三维图像压缩的3D DCT硬件结构

设计实现了一种用于多视点三维图像压缩的三维离散余弦变换(3D DCT)。该电路结构需要3N^2／2个乘法器和5N^2／2 7N／2个加法器来实现NxNxN点DCT运算。为了提高系统处理效率，电路采用了流水线结构，数据吞吐率为N点每周期。整个电路采用模块化的设计方法，并用Verilog硬件描述语言对所设计电路的功能进行了仿真验证。     

MPEG4编码器二维DCT变换的FPGA实现及优化

本文提出了一种适用于MPEG4视频编码系统的二维DCT的FPGA设计方案，该方案具有实时、高精度、易于FPGA实现的特点。在设计中，分别对DCT的算法及实现方法进行了分析和选择；在此基础上，对系统的结构进行了优化，提出了一种不同于传统二维DCT系统的新结构。最后对IDCT单元的运算精度进行了验证。     

MPEG-2视频DCT量化模块FPGA高速实现

提出了一种全硬件实现高速MPEG-2视频DCT量化模块的新方法,并研究了DCT量化算法及其基于FPGA的实现方法.仿真、验证与测试结果均表明,通过使用FPGA实现DCT量化模块,可以有效地简化软硬件设计的复杂程度,并以全硬件的实现方式大幅提高DCT量化模块的处理速度,其实现成果对于解决广播电视系统对译码芯片的需求有一定价值.     

基于FPGA和2位串行分布式算法的实时高速二维DCT/IDCT处理器研制

本文在W.Li(1991)循环斜卷积算法和分布式算法的基础上,通过软件模拟和具体硬件设计,利用FPGA完成了可用于高清晰度电视核心解码器及其它信号与信息处理系统的88二维DCT/IDCT处理器的全部电路设计工作。它采用一根信号线控制计算DCT/IDCT,其输入、输出为12位,内部数据线及内部参数均为16位。     

用查表法快速实现二维8×8离散余弦逆变换的研究

提出一种基于查表法的二维8×8离散余弦逆变换(2D 8×8 IDCT)的快速算法,其查找表LUT(Look-Up Table)结构的设计是基于二维8×8 DCT的基本图像.利用两种技术减小查找表长度:①利用基本图像的对称特性;②通过对离散余弦正变换(DCT)和量化过程的分析,推导出每个量化后DCT系数的取值范围.使得查找表只有10.9746K项数据,若量化矩阵具有对称性q(u,v)=q(v,u),LUT的长度还可减少近半.新算法利用查表法消除IDCT中乘法运算,并利用图像数据的特点和基本图像的对称特性大大减少加法次数,提高了计算速度.以多幅标准图像为样本数据进行实验,结果表明:新算法实现2D 8×8 IDCT运算平均只需加法182次.与当前运算量最小的Feig快速算法做比较,新算法避免了乘法,所需加法次数也降低了约15%.     

二维DCT的基图像及其绘制

基图像是图像正交变换中比较重要的概念，但目前的文献对基图像的解释不够清楚，对基图像的绘制也没有提及。以二维DCT为例对基图像的概念和意义进行了详细地阐述；分析、解释了基图像的绘制原理，提出了一种用Matlab绘制二维DCT基图像的简便方法，该方法也适用于绘制其他正交变换的基图像。     

一种基于DFT的DCT改进算法的研究

离散余弦变换（DCT）是一种广泛应用于信号处理、图像处理领域的重要工具,并已被多个国际标准所接受。将DCT应用到实际系统中的前提是具有能够快速实现的算法。给出了一种基于DFT的DCT/IDCT的实现,它避免了变换序列长度的限制。由于DFT可以由FFT实现,所以这种实现方式进而利用到FFT的优势。在满足输入序列长度满足一定条件的情况下,对所提出的算法做了进一步的优化,使得DCT的实现更加容易。     

基于脉动阵列的二维DCT算法及其VLSI设计

本文介绍了一种基于脉动阵列算法的二维离散余弦变换 (2 -DDCT)电路设计。该电路结构不需要复杂的转移存储器 ,而是采用平行输入平行输出的结构 ,完成一次N×N个DCT变换只需要N个周期 ,因此吞吐率是传统DCT的N倍。这种电路结构具有模块化、布线简单、芯片占用面积小等优点 ,十分适合VLSI的实现     

二维实值离散Gabor变换与DCT在图像编码中性能的比较

介绍了二维实值离散Gabor变换(RDGT)的快速算法,并着重探讨了二维实值离散Gabor变换与二维离散余弦变换在图像编码中的性能及差异.     

一种DWT与DCT相结合的音频数字水印技术

提出了一种将离散小波变化与离散余弦变换相结合的音频数字水印技术。利用离散小波变换的多分辨率特性和离散余弦变换的能量压缩能力,通过修改变换域的低中频系数,把降维后的二值图像嵌入到原始数字音频信号中。该算法可同时应用两种变换,而且嵌入和提取水印的方法简单。实验结果表明该算法水印不易破坏,对数字音频信号的低通滤波、叠加噪声等攻击均具有很好的隐蔽性和稳健性。     

二维离散小波变换的FPGA实现

提出了一种二维离散小波变换的FPGA实现方法．并对设计结果进行了功能和时序仿真。本设计方案不仅可以满足实时性的要求，而且采用模块化设计，可以实现多级小波变换。     

二维离散余弦变换的一种新的快速算法

介绍了二维离散余弦变换的一种新的快速算法，对于Ｎ×ＮＤＣＴ（Ｎ＝２ｍ），只需用Ｎ个一维ＤＣＴ和若干加法运算，与常规的行一列法相比，所需的乘法运算量减少了一半，也比其它快速算法的乘法运算量要少，而加法运算量基本上是相同的。