共查询到16条相似文献,搜索用时 46 毫秒
1.
根升余弦脉冲成形滤波器FPGA实现 总被引:2,自引:1,他引:2
提出了基于电路分割技术实现通信系统发送端根升余弦波形成形滤波器查表法的FPGA结构,节省了ROM单元,讨论了其ROM初始化时形渡数据的组织方法,完成了该结构的VHDI。实现,给出了该设计在Modelsim环境下的时序仿真结果。通过对仿真结果分析,表明所述的设计方法是可行的。该设计方案不随波形样本数目的增多而使电路系统变得更为复杂,它所实现的成形滤波器满足于高速成形的应用需求。 相似文献
2.
3.
4.
5.
一种升余弦成形滤波器的设计 总被引:1,自引:0,他引:1
给出一种适用于PHS基带系统中高性能成形滤波器,对比两种实现方法在基带芯片中的性能,利用最少的非零比特位来表示符号数的编码技术即符号数Canonic Sign Digit表示(CSD),采用子结构共享技术改进数字滤波器结构,实现了二进制补码与CSD的转换和系统中升余弦Nyquist成形滤波器的ASIC设计,在SMIC 0.18μm工艺下进行了功能仿真、综合和后仿真。 相似文献
6.
介绍了一种升余弦滤波器的快速设计方法,利用Matlab设计滤波器的冲击响应,通过采样量化编码,得到在FIR Compiler加载的系数文件;FPGA中调用FIR Compiler,采用分布式算法实现该滤波器结构,并在ISE中进行综合、实现。 相似文献
7.
采用实数码遗传算法对升余弦形成滤波器进行了优化设计,克服和标准遗传算法效率低和未成熟收敛及确定性优化方法易收敛于局部极值点的缺点,实例设计结果表明该方法十分有效。 相似文献
8.
为了满足陆上集群无线电(TETRA)数字集群系统对基带信号成形处理的要求,提出了一种用于TETRA数字集群系统的平方根升余弦(SRRC)滤波器设计,论述了基带成形滤波和SRRC滤波器的基本原理,分析了窄带调制带宽限制、TETRA邻道干扰限制和滤波器阶数等需解决的问题,论述了滤波器参数设计和FIR滤波器FPGA实现等关键技术,完成了对基于FPGA的SRRC滤波器设计的仿真分析。 相似文献
9.
平方根升余弦滚降数字滤波器的设计与实现 总被引:7,自引:0,他引:7
现代数字通信中广泛采用平方根升余弦滚降数字滤波器作为基带成形滤波器和匹配滤波器。介绍了平方根升余弦滚降数字滤波器的设计和优化方法,并提出了用FPGA实现其硬件电路的方案。 相似文献
10.
11.
以数字电视解调端256阶平方根升余弦滚降(SRRC)滤波器的设计为例,比较了直接型和转置型高阶FIR滤波器的FPGA实现,分析了两种滤波器结构各自的优缺点. 相似文献
12.
基于FPGA的FIR升余弦滚降滤波器设计与实现 总被引:1,自引:0,他引:1
为了降低FIR滤波器对FPGA资源的消耗,同时能够直接验证其滤波性能。文中采用乘法器和加法器共享以及MEALY型状态机的实现方法,以及卷积、插零等算法,来实现FIR升余弦滚降滤波设计,同时给出了在Quartus II环境下的时序仿真结果。实践表明,此方法可以节省大量的FPGA资源,仅仅需要100多个LE逻辑单元,就可以有效解决FIR数字滤波器算法在FPGA设计中资源紧张的问题。 相似文献
13.
14.
提出了一种基于FIR陷波器的窄带抑制UWB脉冲设计方法。通过对各种窗函数的陷波性能比较分析,选出最佳的窗函数来设计FIR陷波器。以高斯脉冲导数为例,对所设计陷波器进行仿真验证,并就陷波前后的脉冲波形的通信性能进行了比较。仿真结果表明:陷波后脉冲具有良好的窄带干扰抑制能力,能够和其它通信系统更好地共存。另外,此方法不需要在整个频段内降低UWB脉冲功率,实现起来简单灵活,为提高UWB脉冲发射功率,增大UWB系统的通信距离,提供了一种可行的方案。 相似文献
15.
通过对传统滤波器预畸设计法进行改进,得到一种新型的带通滤波器设计公式,它克服了在采用电容耦合或电感耦合带宽过窄及线性相位的问题.使用此方法设计了一个超宽带线性相位带通滤波器,并通过实验仿真证明其可行性. 相似文献