新型低功耗金属氧化物TFT集成行驱动电路

金属氧化物薄膜晶体管(TFT)属于耗尽型器件,其集成的TFT的行驱动电路一般采用双负电源方案,存在与外围驱动芯片的匹配困难和功耗较大的不足。本文设计了一种新型耦合电路结构,可以产生比负电源更低的电压从而完全关闭输出模块的下拉晶体管,防止氧化物TFT耗尽模式引起的电流泄露问题,并由此设计了新型氧化物TFT行驱动电路拓扑。由于只采用一个负电源,其电源电压范围比采用双负电源方案的小,从而节省了功耗且有利于与外围驱动芯片的匹配连接。实验结果表明,基于刻蚀阻挡层(ESL)结构的氧化物TFT工艺,在玻璃衬底上成功制备了该行驱动电路,在电阻负载R_L=3 kΩ和容性负载C_L=30 pF下,所设计的行驱动电路在33.3 kHz时钟频率下实现脉宽10μs的全摆幅输出,每级功耗仅为160μW。基于新型耦合电路结构的行驱动电路能够满足60 Hz的刷新频率的1 980×1 080分辨率的显示需求。     

二次耦合直流输出的金属氧化物TFT行驱动电路

为了弥补现有氧化物TFT的行驱动电路输出模块在功率消耗、响应速度、输出摆幅等方面的不足,提出了基于二次耦合的直流输出模块,并由此研究设计新的行驱动电路拓扑。仿真结果表明,该输出模块具有驱动能力强、响应速度快等优点。最后,基于刻蚀阻挡层(ESL)结构的氧化物TFT工艺,在玻璃衬底上成功制备了该行驱动电路,实测单级功耗为325μW。     

基于数据线控制发光的A-IGZO薄膜晶体管集成AMOLED像素电路

本文提出了一种采用铟镓锌氧化物（IGZO）薄膜晶体管（TFT）的有源矩阵有机发光二极管（AMOLED）显示器的新型补偿结构。它利用数据线关闭电源和驱动晶体管之间的控制晶体管,以抑制编程期间的泄漏电流。在所提出的电路和传统电路之间进行电路性能的比较,表明所提出的像素电路可以有效地补偿驱动晶体管的阈值电压偏移和迁移率变化。当V_TH飘移2 V和μ增加30%时,I_OLED误差率可以分别降低至小于5%和9%。此外,由于使用同时驱动方法,因此所需的最小编程时间可以被详细推导出来。所提出的像素电路的编程能力和机制已经通过FPGA平台和离散的场效应器件所证实。尽管所提出的像素电路具有非常简单的驱动结构,但它能够提高补偿精度。     

非晶InGaZnO薄膜晶体管驱动OLED像素电路的仿真研究

为解决非晶InGaZnO薄膜晶体管(a-IGZO TFT)因其阈值电压漂移而导致的OLED电流衰减的问题,本文研究了基于a-IGZO TFT的有源矩阵有机发光显示(AMOLED)像素电路的阈值电压补偿问题。利用实验室制备的a-IGZO TFT器件进行参数提取后建立的SPICE仿真模型并进行仿真计算,对电压驱动型2T1C和4T1C的像素电路进行稳定性的比较研究,证明了4T1C电路对阈值漂移有非常好的补偿效果,并指出增加存储电容值和驱动TFT的宽长比可有效提高OLED电流的保持能力。     

低电压有机薄膜晶体管驱动顶发射有机发光二极管的集成像素的研制

研究了有机薄膜晶体管(OTFT)驱动顶发射有机发光二极管(OLED)的集成制备技术。通过减小栅绝缘层的厚度,达到降低OTFT工作电压的目的。OLED采用标准的绿光器件,利用超薄的Al薄膜作为半透明阴极实现顶发射功能。实现了低电压工作的OTFT与顶发射OLED的集成,其中OTFT的阈值电压为2.0 V,饱和场效应迁移率为0.40 cm2·V-1·s-1。基于实验数据,对集成像素的电特性进行了计算分析,在-5~-10 V的栅电压调控下,像素亮度能在50~250 cd/m2的范围内实现线性灰度调控。     

InGaZnO薄膜晶体管背板的栅极驱动电路静电释放失效研究

本文通过解析阵列基板栅极驱动(gate driver on array, GOA)电路中发生静电释放(electro-static discharge,ESD)的InGaZnO薄膜晶体管(InGaZnO thin-film transistor, IGZO TFT)器件发现:栅极Cu金属扩散进入了SiN_x/SiO_2栅极绝缘层;源漏极金属层成膜前就发生了ESD破坏;距离ESD破坏区域越近的IGZO TFT,电流开关比越小,直到源漏极与栅极完全短路.本文综合IGZO TFT器件工艺、GOA区与显示区金属密度比、栅极金属层与绝缘层厚度非均匀性分布等因素,采用ESD器件级分析与系统级分析相结合的方法,提出栅极Cu:SiN_x/SiO_2界面缺陷以及这三层薄膜的厚度非均匀分布是导致GOA电路中沟道宽长比大的IGZO TFT发生ESD失效的关键因素,并针对性地提出了改善方案.     

介观RLC电路的量子效应

将介观电容器看作介观隧道结,对介观RLC电路作了相应的量子力学处理.研究了介观RLC电路系统的量子态演化.研究表明:考虑介观电容耦合效应的影响,介观RLC电路系统将由初始的Fock态演化到压缩Fock态,并讨论了电荷及磁通在压缩Fock态下的量子涨落.     

面向CMUT声发射特性的驱动电路优化设计

根据电容式微机械超声换能器(CMUT)的工作原理,设计了用于驱动CMUT发射超声波的电路。通过适当的串行匹配,消除了脉冲激励信号的过冲现象。在此基础上进一步探究了脉冲激励参数对CMUT声发射特性影响。结果表明,随着激励脉冲个数的增加,CMUT输出超声信号的有效带宽逐渐变窄,二次谐波逐渐增强;随着激励脉冲占空比的增加,CMUT的输出声压先增大后减小,二次谐波先减小后增大。该文研究结果为CMUT的测试与应用奠定了基础。     

一种有源有机发光显示屏(AM-OLED)驱动电路的设计

介绍一种有源有机发光显示屏(AM-OLED)的驱动电路的设计方法。像素驱动电路采用常用的两管电路结构,依据此像素驱动电路,提出一种利用多晶硅TFT将部分外围驱动电路集成于衬底的设计方法和电路结构。采用互补的多晶硅TFT管设计屏上移位寄存器,传输门等模块,将部分外围驱动电路集成于OLED显示屏的衬底上,极大地减小了数据信号线的数目,降低了屏内信号线布线和屏外驱动电路的复杂程度。进一步讨论了利用复杂可编程逻辑器件(CPLD)设计驱动AM-OLED显示屏专用集成芯片的设计方案。     

耗散介观电容耦合电路的量子涨落

给出耗散介观电容耦合电路的量子化,在此基础上研究电荷和电流在能量本征态下的量子涨落,并对其进行讨论 关键词： 耗散电容耦合电路 量子涨落     

有机薄膜晶体管中接触效应的研究

研究了接触效应对有机薄膜晶体管性能的影响.首先在n型重掺杂Si片上制备了以M_OO₃修饰的Al电极为源漏电极的Pentacene基OTFTs(organic thin film transistors),器件场效应迁移率μ_ef达到0.42 cm²/V ·s,阈值电压V_T为-9.16 V,开关比4.7×10³.通过中间探针法,对器件电势分布做了定性判断 关键词： 有机薄膜晶体管 场效应迁移率 接触效应 电荷漂移     

非晶铟锌氧化物薄膜晶体管的低频噪声特性与分析

本文针对底栅结构非晶铟锌氧化物薄膜晶体管的低频噪声特性开展实验与理论研究.由实验结果可知:受铟锌氧化物与二氧化硅界面处缺陷态俘获与释放载流子效应的影响,器件沟道电流噪声功率谱密度随频率的变化遵循1/fγ(γ≈0.75)的变化规律;此外,器件沟道电流归一化噪声功率谱密度随沟道长度与沟道宽度的增加而减小,证明器件低频噪声来源于沟道的闪烁噪声,可忽略源漏结接触及寄生电阻对器件低频噪声的影响.最后,基于载流子数涨落及迁移率涨落模型,提取γ因子与平均Hooge因子,为评价材料及器件特性奠定基础.     

氢元素对铟镓锌氧化物薄膜晶体管性能的影响

对国际上有关铟镓锌氧化物薄膜晶体管中氢元素的来源、存在形式、表征方法以及对器件性能的影响进行了综述.氢元素是铟镓锌氧化物薄膜晶体管中最为常见的杂质元素,能以正离子和负离子两种形式存在于薄膜晶体管的沟道中,并对器件性能和电学可靠性产生影响.对铟镓锌氧化物薄膜晶体管而言,沟道中氢元素浓度越高,其场效应迁移率越高、亚阈值摆幅越小、器件的电学稳定性也越好.同时,工艺处理温度过低或过高都不利于其器件性能的改善,通常以200—300?C为宜.     

N2O处理对背沟刻蚀金属氧化物薄膜晶体管性能的影响

通过采用稀土元素镨掺杂铟锡锌氧化物半导体作为薄膜晶体管沟道层,成功实现了基于铝酸的湿法背沟道刻蚀薄膜晶体管的制备.研究了N₂O等离子体处理对薄膜晶体管背沟道界面的影响,对其处理功率和时间对器件性能的影响做了具体研究.结果表明,在一定的功率和时间处理下能获得良好的器件性能,所制备的器件具有良好的正向偏压热稳定性和光照条件下负向偏压热稳定性.高分辨透射电镜结果显示,该非晶结构的金属氧化物半导体材料可以有效抵抗铝酸的刻蚀,未发现明显的成分偏析现象.进一步的X射线光电能谱测试表明, N₂O等离子体处理能在界面处形成一个富氧、低载流子浓度的界面层.其一方面可以有效抵抗器件在沉积氧化硅钝化层时等离子体对背沟道的损伤;另一方面作为氢的钝化体,抑制了低能级施主态氢的产生,为低成本、高效的薄膜晶体管性能优化方式提供了重要参考.     

Electrode metal penetration of amorphous indium gallium zinc oxide semiconductor thin film transistors

Penetration effects of various electrode materials, namely Al, Au, and Cu, on the physical and electrical characteristics of amorphous oxide semiconductor thin film transistors (TFTs) were investigated. Amorphous indium gallium zinc oxide (a-IGZO) TFTs were fabricated with conventional staggered bottom gate structures on a p-type Si substrate. X-ray photoemission spectroscopy (XPS) analysis under the electrode deposition area revealed variations in the oxygen bonding states and material compositions of the a-IGZO layer. Field-emission scanning electron microscopy (FE-SEM) with the line scan of energy dispersive spectroscopy (EDS) showed lateral penetration by the electrode metal. To compare the electrical characteristics of the tested TFTs, the initial current–voltage (I–V) transfer characteristics were examined. In addition, the tested TFTs fabricated using various electrode materials were tested under bias stress to verify the correlations between variations in TFT characteristics and both the metal work function and penetration-induced oxygen vacancies in the channel around the contact area.     

微晶硅薄膜晶体管稳定性研究

对有源区处于结构过渡区的微晶硅底栅薄膜晶体管，测试其偏压衰退特性时，观察到一种“自恢复”的衰退现象.当栅和源漏同时施加10 V的偏压时，测试其源-漏电流随时间的变化，发现源-漏电流先衰减、而后又开始恢复上升的反常现象.而当采用栅压为10 V、源-漏之间施加零偏压的模式时，源-漏电流随时间呈先是几乎指数式下降、随之是衰退速度减缓的正常衰退趋势.就此现象进行了初步探讨. 关键词： 过渡区硅材料 微晶硅薄膜晶体管 稳定性 自恢复衰退     

Substrate bias effects on collector resistance in SiGe heterojunction bipolar transistors on thin film silicon-on-insulator

An analytical expression for the collector resistance of a novel vertical SiGe heterojunction bipolar transistor(HBT) on thin film silicon-on-insulator(SOI) is obtained with the substrate bias effects being considered.The resistance is found to decrease slowly and then quickly and to have kinks with the increase of the substrate-collector bias,which is quite different from that of a conventional bulk HBT.The model is consistent with the simulation result and the reported data and is useful to the frequency characteristic design of 0.13 μm millimeter-wave SiGe SOI BiCMOS devices.     

Weak avalanche multiplication in SiGe heterojunction bipolar transistors on thin film silicon-on-insulator

In this paper, we propose an analytical avalanche multiplication model for the next generation of SiGe silicon-on-insulator (SOI) heterojunction bipolar transistors (HBTs) and consider their vertical and lateral impact ionizations for the first time. Supported by experimental data, the analytical model predicts that the avalanche multiplication governed by impact ionization shows kinks and the impact ionization effect is small compared with that of the bulk HBT, resulting in a larger base-collector breakdown voltage. The model presented in the paper is significant and has useful applications in the design and simulation of the next generation of SiGe SOI BiCMOS technology.