铟镓锌氧薄膜晶体管的悬浮栅效应研究

为了避免光照对铟镓锌氧薄膜晶体管(InGaZnO thin film transistors,IGZO TFTs)电学特性的影响,IGZO TFT要增加遮光金属层.本文研究了遮光金属栅极悬浮时,IGZO TFT的输出特性.采用器件数值计算工具TCAD(technology computer-aided design)分析了IGZO层与栅介质层界面处电势分布,证实了悬浮栅(floating gate,FG)IGZO TFT输出曲线的不饱和现象是由悬浮栅与TFT漏端的电容耦合造成.基于等效电容的电压分配方法,提出了悬浮栅IGZO TFT电流的一阶模型.TCAD数值分析及一阶物理模型结果与测试具有较高程度的符合,较完整地解释了悬浮栅IGZO TFT的电学特性.     

使用铜源漏电极的非晶氧化铟锌薄膜晶体管的研究

为了实现氧化物薄膜晶体管(TFT)的低电阻布线,采用Cu作为氧化物TFT的源漏电极。通过优化成膜工艺制备了电阻率低至2.0μΩ·cm的Cu膜,分析了Cu膜的晶体结构、粘附性及其与a-IZO薄膜的界面,制备了以a-IZO为有源层和Cu膜的粘附层的TFT器件。结果表明:所制备的Cu膜呈多晶结构;引入a-IZO粘附层增强了Cu膜与衬底的粘附性;同时,Cu在a-IZO中的扩散得到了抑制。所制备的TFT的迁移率、亚阈值摆幅和阈值电压分别为12.9 cm2/(V·s)、0.28 V/dec和-0.6 V。     

非晶InGaZnO薄膜晶体管驱动OLED像素电路的仿真研究

为解决非晶InGaZnO薄膜晶体管(a-IGZO TFT)因其阈值电压漂移而导致的OLED电流衰减的问题,本文研究了基于a-IGZO TFT的有源矩阵有机发光显示(AMOLED)像素电路的阈值电压补偿问题。利用实验室制备的a-IGZO TFT器件进行参数提取后建立的SPICE仿真模型并进行仿真计算,对电压驱动型2T1C和4T1C的像素电路进行稳定性的比较研究,证明了4T1C电路对阈值漂移有非常好的补偿效果,并指出增加存储电容值和驱动TFT的宽长比可有效提高OLED电流的保持能力。     

铜-钼源漏电极对非晶氧化铟镓锌薄膜晶体管性能的改善

在铜(Cu)和非晶铟镓锌氧化物(a-IGZO)之间插入30 nm厚的钼(Mo)接触层, 制备了具有Cu-Mo源漏电极的a-IGZO薄膜晶体管(TFT). Mo接触层不仅能够抑制Cu与a-IGZO有源层之间的扩散, 而且提高了Cu电极与玻璃基底以及栅极绝缘层的结合强度. 制备的Cu-Mo结构TFT与纯Cu 结构TFT相比, 具有较高的迁移率(～9.26 cm²·V^-1·s^-1)、更短的电流传输长度(～0.2 μm)、更低的接触电阻(～1072 Ω)和有效接触电阻率(～1×10^-4Ω·cm²), 能够满足TFT 阵列高导互联的要求.     

SiO2固态电解质中的质子特性对氧化物双电层薄膜晶体管性能的影响

本文采用等离子体增强化学气相沉积技术(PECVD)在室温条件下制备了具有双电层效应的二氧化硅(SiO₂) 固体电解质薄膜, 并以此SiO₂薄膜作为栅介质制备了氧化铟锌(IZO)双电层薄膜晶体管. 本文系统地研究了SiO₂固体电解质中的质子特性对双电层薄膜晶体管性能的影响, 研究结果表明, 经过纯水浸泡的SiO₂固体电解质薄膜可以诱导出较多的可迁移质子, 因此表现出较大的双电层电容. 由于SiO₂固体电解质薄膜具有质子迁移特性, 晶体管的转移特性曲线呈现出逆时针方向的洄滞现象, 并且这一洄滞效应随着栅极电压扫描速率的增加而增大. 进一步对薄膜晶体管的偏压稳定性进行测试, 发现晶体管的阈值电压的变化遵循了拉升指数函数(stretched exponential function)关系.     

堆叠栅介质对称双栅单Halo应变Si金属氧化物半导体场效应管二维模型

提出了一种堆叠栅介质对称双栅单Halo应变Si金属氧化物半导体场效应管(metal-oxide semiconductor field effect transistor,MOSFET)新器件结构.采用分区的抛物线电势近似法和通用边界条件求解二维泊松方程,建立了全耗尽条件下的表面势和阈值电压的解析模型.该结构的应变硅沟道有两个掺杂区域,和常规双栅器件(均匀掺杂沟道)比较,沟道表面势呈阶梯电势分布,能进一步提高载流子迁移率;探讨了漏源电压对短沟道效应的影响;分析得到阈值电压随缓冲层Ge组分的提高而降低,随堆叠栅介质高k层介电常数的增大而增大,随源端应变硅沟道掺杂浓度的升高而增大,并解释了其物理机理.分析结果表明:该新结构器件能够更好地减小阈值电压漂移,抑制短沟道效应,为纳米领域MOSFET器件设计提供了指导.     

异质栅全耗尽应变硅金属氧化物半导体模型化研究

为了进一步提高小尺寸金属氧化物半导体(MOSFET)的性能,在应变硅器件的基础上, 提出了一种新型的异质栅MOSFET器件结构.通过求解二维Poisson方程,结合应变硅技术的物理原理,建立了表面势、表面电场以及阈值电压的物理模型,研究了栅金属长度、功函数以及双轴应变对其的影响. 通过仿真软件ISE TCAD进行模拟仿真,模型计算与数值模拟的结果基本符合. 研究表明：与传统器件相比,本文提出的异质栅应变硅新器件结构的载流子输运效率进一步提高, 可以很好地抑制小尺寸器件的短沟道效应、漏极感应势垒降低效应和热载流子效应, 使器件性能得到了很大的提升. 关键词： 应变硅 异质栅 阈值电压 解析模型     

金属诱导单一方向横向晶化薄膜晶体管以及栅控型轻掺杂漏极结构的研究

提出了一种低温金属单向诱导横向晶化的多晶硅薄膜晶体管(LT-MIUC poly-Si TFT) 的技术 . 使用该技术可在大面积廉价玻璃衬底上制备出高迁移率、低漏电电流、具有较好均匀性的 多晶硅器件. 在进一步的研究中，设计了一种新型的栅控轻掺杂漏区(GM-LDD)结构，有效地 解决了在较高源漏电压下的栅诱导漏电问题. 使得LT-MIUC poly-Si TFT 更适用于高质量的 有源矩阵显示器. 关键词： 金属单向诱导横向晶化 多晶硅薄膜晶体管 新型栅控轻掺杂漏区结构     

高κ介质异质栅全耗尽SOI MOSFET二维解析模型

为了研究高介电常数(高κ)栅介质材料异质栅中绝缘衬底上的硅和金属-氧化物-硅场效应晶体管的短沟道效应,为新结构器件建立了全耗尽条件下表面势和阈值电压的二维解析模型.模型中考虑了各种主要因素的影响,包括不同介电常数材料的J影响,栅金属长度及其功函数变化的影响,不同漏电压对短沟道效应的影响.结果表明,沟道表面势中引入了阶梯分布,因此源端电场较强;同时漏电压引起的电势变化可以被屏蔽,抑制短沟道效应.栅介电常数增大,也可以较好的抑制短沟道效应.解析模型与数值模拟软件ISE所得结果高度吻合.     

高k介质异质栅全耗尽SOI MOSFET二维解析模型

为了研究高介电常数(高k)栅介质材料异质栅中绝缘衬底上的硅和金属-氧化物-硅场效应晶体管的短沟道效应,为新结构器件建立了全耗尽条件下表面势和阈值电压的二维解析模型.模型中考虑了各种主要因素的影响,包括不同介电常数材料的影响,栅金属长度及其功函数变化的影响,不同漏电压对短沟道效应的影响.结果表明,沟道表面势中引入了阶梯分布,因此源端电场较强;同时漏电压引起的电势变化可以被屏蔽,抑制短沟道效应.栅介电常数增大,也可以较好的抑制短沟道效应.解析模型与数值模拟软件ISE所得结果高度吻合. 关键词： 异质栅 绝缘衬底上的硅 阈值电压 解析模型     

一个非晶InGaZnO薄膜晶体管线性区陷阱态的提取方法

非晶InGaZnO(a-IGZO)薄膜在制备过程中形成的缺陷和弱键以陷阱态的形式非均匀分布在a-IGZO的带隙中, 这些陷阱态会俘获栅压诱导的电荷, 影响a-IGZO薄膜晶体管线性区迁移率、沟道电子浓度等, 进而影响线性区的电学性能. 本文基于线性区沟道迁移率与沟道内的自由电荷与总电荷的比值成正比, 分离出自由电荷以及陷阱态电荷. 由转移特性和电容电压特性得到自由电荷以及陷阱态电荷对表面势的微分, 分离出自由电子浓度和陷阱态浓度. 通过对沟道层与栅绝缘层界面运用泊松方程以及高斯定理, 考虑了沟道表面势与栅压的非均匀性关系, 得出自由电子浓度以及陷阱态浓度与表面势的关系, 最后通过陷阱态浓度与表面势求导得到线性区对应的态密度.     

退火温度和Ga含量对溶液法制备InGaZnO薄膜晶体管性能的影响

采用溶液法在玻璃衬底上制备InGaZnO薄膜,并以InGaZnO为沟道层制备底栅顶接触型薄膜晶体管,研究了退火温度和Ga含量对InGaZnO薄膜和晶体管电学性能的影响.研究表明,退火可以明显改善溶液法制备InGaZnO薄膜晶体管的电学性能.退火温度的升高会导致薄膜晶体管阈值电压的负向漂移,并且饱和迁移率和电流开关比增大.X射线光电子能谱测量表明,随退火温度的增加,InGaZnO薄膜表面吸附氧减少,沟道层中氧空位增多导致电子浓度增大.退火温度为380?C时,晶体管获得最佳性能.饱和迁移率随Ga含量的增加而减小.In:Ga:Zn摩尔比为5:1.3:2时,晶体管达到最佳性能:饱和迁移率为0.43 cm~2/(V·s),阈值电压为1.22 V,开关电流比为4.7×10~4,亚阈值摆幅为0.78 V/decade.     

Improvement of electrical characteristics of InGaZnO thin film transistors by using HMDSO/O2 plasma deposited SiOCH buffer layer

In this work, we present the performance improved InGaZnO thin film transistors by inserting low temperature processed 10 nm thick SiOCH buffer layers between SiN_x insulator and InGaZnO channel layer. The influences of oxygen flow rate during the deposition of SiOCH buffer layer have been intensively investigated. Basing on the analysis of hall effect measurement and Fourier transform infrared spectrum, the SiOCH buffer layer can effectively increase the carrier concentration of the channel layer by the hydrogen doping due to re-sputtering and diffusion effect. The InGaZnO thin film transistor with buffer layer exhibits an enhanced performance with mobility of 13.09 cm²/vs, threshold voltage of −0.55 V and I_on/I_off over 10⁶.     

InGaZnO薄膜晶体管泄漏电流模型

研究了非晶氧化锌镓铟薄膜晶体管(amorphous InGaZnO thin-film transistor,InGaZnO TFT)的泄漏电流模型.基于Poole-Frenkel热发射效应和热离子场致发射效应的泄漏电流产生机制,分别得到了高电场和低电场条件下的载流子产生-复合率.在此基础上推导得到了InGaZnO TFT的分段式泄漏电流-电压数学模型,并利用平滑函数得到了关断区和亚阈区连续统一的泄漏电流模型.所提出的泄漏电流模型的计算值和TCAD模拟值与实验结果较为吻合.利用所提出的InGaZnO TFT泄漏电流模型和TCAD模拟,讨论了InGaZnO TFT不同的沟道宽度、沟道长度和栅介质层厚度对泄漏电流值的影响.研究结果对InGaZnO TFT集成传感电路的设计具有一定参考价值.     

High-performance amorphous indium gallium zinc oxide thin-film transistors with sol-gel processed gate dielectric and channel layer fabricated using microwave irradiation

In this study, we fabricated high-performance a-IGZO TFTs by forming Al₂O₃ and a-IGZO thin films for gate insulator and active channel layer, respectively, using a sol-gel process. MWI for low thermal budget process was used to condensate Al₂O₃ and a-IGZO films, which was compared with the CTA. It is found that the MWI is superior process to the conventional method in terms of precursor and solvent decomposition and has proven to be more effective for eliminating residual organic contaminants. In addition, the MWI-treated Al₂O₃ and IGZO films have smoother surfaces, higher visible light transmittance, lower carbon contamination and impurities than the CTA-treated films. We have demonstrated that a-IGZO TFTs with sol-gel solution-processed Al₂O₃ gate insulator and a-IGZO channel layer can achieve a field effect mobility of 69.2 cm²/V·s, a subthreshold swing of 86.2 mV/decade and a large on/off current ratio of 1.48 × 10⁸, by the MWI process even at temperatures below 200 °C. In addition, the MWI-treated a-IGZO TFTs have excellent resistance to electron trapping and good stability to positive and negative gate-bias stress. Therefore, the sol-gel processed a-IGZO TFTs with Al₂O₃ gate oxide and the MWI treatment with a low thermal budget are promising for emerging transparent flat panel displays applications.     

有机薄膜晶体管及其在传感器方面的应用

有机薄膜晶体管因其有机材料种类的多样性、简单的制备工艺和柔性兼容性等优点,在有机半导体器件的研究领域中广受关注。介绍了有机薄膜晶体管的研究进展,并进一步分析了有机薄膜晶体管的基本结构、工作原理及电学特性。同时介绍了有机薄膜晶体管作为传感器的发展进程,重点从有机薄膜晶体管作为传感器的敏感性、选择性等方面阐述,对有机薄膜晶体管作为传感器的优势做了详细的介绍。最后分析了有机薄膜晶体管作为传感器的工作机理。     

有机薄膜晶体管及其在传感器方面的应用

有机薄膜晶体管因其有机材料种类的多样性、简单的制备工艺和柔性兼容性等优点,在有机半导体器件的研究领域中广受关注。介绍了有机薄膜晶体管的研究进展,并进一步分析了有机薄膜晶体管的基本结构、工作原理及电学特性。同时介绍了有机薄膜晶体管作为传感器的发展进程,重点从有机薄膜晶体管作为传感器的敏感性、选择性等方面阐述,对有机薄膜晶体管作为传感器的优势做了详细的介绍。最后分析了有机薄膜晶体管作为传感器的工作机理。     

InGaZnO薄膜晶体管背板的栅极驱动电路静电释放失效研究

本文通过解析阵列基板栅极驱动(gate driver on array, GOA)电路中发生静电释放(electro-static discharge,ESD)的InGaZnO薄膜晶体管(InGaZnO thin-film transistor, IGZO TFT)器件发现:栅极Cu金属扩散进入了SiN_x/SiO_2栅极绝缘层;源漏极金属层成膜前就发生了ESD破坏;距离ESD破坏区域越近的IGZO TFT,电流开关比越小,直到源漏极与栅极完全短路.本文综合IGZO TFT器件工艺、GOA区与显示区金属密度比、栅极金属层与绝缘层厚度非均匀性分布等因素,采用ESD器件级分析与系统级分析相结合的方法,提出栅极Cu:SiN_x/SiO_2界面缺陷以及这三层薄膜的厚度非均匀分布是导致GOA电路中沟道宽长比大的IGZO TFT发生ESD失效的关键因素,并针对性地提出了改善方案.     

Analytical model of the drain current in amorphous silicon junction field effect transistors

This paper presents an analytical model of a hydrogenated amorphous silicon (a-Si:H) junction field effect transistor (JFET) based on a p-type/intrinsic/n-type stacked structure. The p-doped layer is connected to the transistor gate electrode, while the n-layer acts as the device channel. The analysis shows the effect of the geometrical and physical parameters of the intrinsic and n-doped layers on the transistor characteristics. In particular, the intrinsic layer thickness plays a central role in determining the depletion region of the n-channel and, as a consequence, the device threshold voltage. The drain current behavior achieved with a modeled parametric analysis is in very good agreement with the experimental drain current measured on fabricated JFET, both in triode and pinch-off regions. This demonstrates the model feasibility as an effective tool to design thin film electronic circuit as a sensor signal amplifier based on a-Si:H p-i-n junction.