S波段系列SiC MESFET器件研制

SiC材料具有宽禁带、高电子饱和漂移速度、高击穿电压、高热导率和相对低的介电常数等优点,使SiC MESFET在微波功率等方面的应用得到了快速发展。采用国产SiC外延片,解决了欧姆接触、干法刻蚀及损伤修复等一系列工艺难题;针对不同应用背景,研制出总栅宽分别为1、5、15、20mm系列SiC MESFET样管。在2GHz脉冲状态下,300μs脉宽、10%占空比、20mm栅宽器件单胞输出功率超过80W,功率密度大于4W/mm;15mm栅宽器件在3.1~3.4GHz频带脉冲功率输出超过30W。该研究结果为SiC器件的实用化奠定了基础。     

S波段10 W SiC MESFET的研制

采用在75 mm 4H-SiC半绝缘衬底上实现的国产SiC MESFET外延材料进行器件研制,在该器件的具体研制工艺中利用感应耦合等离子体干法腐蚀,牺牲层氧化等工艺技术,研制出2 GHz工作频率下连续波输出功率大于10 W、功率增益大于9 dB、功率附加效率不低于35%的MESFET功率样管,该器件的特征频率达6.7 GHz,最高振荡频率达25 GHz.对芯片加工工艺和器件的测试技术进行了分析,给出了相应的工艺和测试结果.     

SiC MESFET工艺技术研究与器件研制

针对SiC衬底缺陷密度相对较高的问题,研究了消除或减弱其影响的工艺技术并进行了器件研制.通过优化刻蚀条件获得了粗糙度为2.07 nm的刻蚀表面;牺牲氧化技术去除刻蚀带来的表面损伤层,湿氧加干氧的氧化方式生长的SiO2钝化膜既有足够的厚度又保证了致密性良好的界面,减小了表面态对栅特性和沟道区的影响,获得了理想因子为1.17,势垒高度为0.72 eV的良好的肖特基特性;等平面工艺有效屏蔽了衬底缺陷对电极互连引线的影响,减小了反向截止漏电流,使器件在1 mA下击穿电压达到了65 V,40 V下反向漏电流为20μA.为了提高器件成品率,避免或减小衬底缺陷深能级对沟道电流的影响,使用该工艺制备的小栅宽SiCMESFET具有195 mA/mm的饱和电流密度,-15 V的夹断电压.初步测试该器件有一定的微波特性,2 GHz下测试其最大输出功率为30 dBm,增益大于5 dB.     

S波段大功率SiC MESFET的设计与工艺制作

针对SiC功率金属半导体场效应晶体管如何在实现高性能的同时保证器件长期稳定的工作,从金属半导体接触、器件制造过程中的台阶控制、氧化与钝化层的设计及器件背面金属化实现等方面进行了分析;并结合具体工艺,对比给出了部分实验结果。从测试数据看,研制的微波SiC MESFET器件性能由研制初期在S波段瓦级左右的功率输出及较低的功率增益和功率附加效率,达到了在实现大功率输出的条件下,比Si器件高的功率增益和30%以上的功率附加效率,初步体现了SiC MESFET微波功率器件的优势,器件的稳定性也得到了提升,为器件性能和可靠性的进一步提升奠定了设计和工艺基础。     

S波段连续波输出功率20W的SiC MESFET

采用自主开发的SiC外延材料和工艺技术,相继实现了S波段连续波状态下输出功率瓦级和10 W的SiC MESFET。经过版图设计的改进和工艺条件的优化,取得了S波段连续波状态下输出功率大于20 W,功率增益大于12 dB,功率附加效率大于30%的SiC MESFET研制结果。器件的功率增益和输出功率较以往的研制结果均得到显著提高,器件的反向截止泄漏电流也大幅度降低。由于器件未采用内匹配结构,其体积也比一般内匹配器件的体积小。研制结果为多胞合成实现更大功率输出的器件创造了条件,也使S波段连续波大功率输出器件的研制水平上了一个新的台阶。     

SiC MESFET工艺在片检测技术

介绍了SiC MESFET芯片加工工艺中的主要在片检测技术,包括芯片表面情况判定、干法刻蚀的监浏、等平面工艺的辅助测试、欧姆接触比接触电阻值的测试以及各种中间测试技术.芯片表面情况判定主要通过显微镜观察表面形貌、原子力显微镜测表面均匀性以及扫描电镜观察形貌以及组分分析.干法刻蚀的监测主要通过台阶仪结合椭偏仪实现,即保证了干法刻蚀按预想的深度刻蚀也验证了材料结构的参数.通过TLM图形测试的比接触电阻值可以确保良好的欧姆接触,减小器件的串联电阻,提高器件的电流处理能力,为实现高功率输出奠定基础.通过台阶仪测量和显微镜观察实现的等平面工艺大大提高了器件的性能,微波功率提高30%左右,增益提高1.5 dB以上,功率附加效率提高接近10%.     

S波段脉冲大功率SiC MESFET

采用自主开发的3英寸(75mm)SiC外延技术和SiC MESFET的设计及工艺加工技术,成功地实现了S波段中长脉宽条件下(脉宽300μs,占空比10%),输出功率大于200W,功率增益大于11dB,功率附加效率大于30%的性能样管,脉冲顶降小于0.5dB,实现了大功率输出条件下的较高功率增益和功率附加效率及较小的脉冲顶降,初步显示了SiC功率器件的优势。器件设计采用多胞合成技术,为减小引线电感对功率增益的影响,采用了源引线双边接地技术;为提高器件的工作频率,采用了电子束写栅技术;为提高栅的可靠性,采用了加厚栅金属和国家授权的栅平坦化发明专利技术;同时采用了以金为主体的多层难熔金属化系统,提高了器件的抗电迁徙能力。     

提高SiC MESFET功率增益的研究

在高纯半绝缘衬底上采用国产的外延技术和自己开发的器件设计及工艺技术,研制出在S波段连续波输出功率大于10 W、功率增益大于9 dB、功率附加效率不低于35%的性能样管,比研制初期的3～5 dB的功率增益得到了较大幅度的提高,初步显现了SiC器件在S波段连续波大功率、高增益方面的优势。采用亚微米光刻和低欧姆接触形成及减小附加寄生参量,使器件在更大功率输出的情况下,功率增益和功率附加效率得到了明显提升,证明采取的措施是有效的。     

1mm SiC多指栅微波功率器件

研制了4H-SiC MESFET 1mm多栅器件. 通过对SiC关键工艺技术进行研究，设计出初步可行的工艺流程，并且制作出单栅宽100μm，总栅宽1mm，栅长0.8μm的n沟道4H-SiC MESFET，其微波特性测试结果为：在2GHz, Vds＝30V时，最大输出功率为1.14W，相应增益为4.58dB，功率附加效率为19%，漏极效率为28.7%.     

1mm SiC多指栅微波功率器件

研制了4H-SiC MESFET 1mm多栅器件.通过对SiC关键工艺技术进行研究,设计出初步可行的工艺流程,并且制作出单栅宽100μm,总栅宽1mm,栅长0.8μm的n沟道4H-SiC MESFET,其微波特性测试结果为:在2GHz,Vds=30V时,最大输出功率为1.14W,相应增益为4.58dB,功率附加效率为19%,漏极效率为28.7%.     

S-Band 1mm SiC MESFET with 2W Output on Semi-Insulated SiC Substrate

介绍了用热壁反应炉在50mm SiC半绝缘衬底上制备的SiC MESFET外延材料.其沟道层厚度约为0.35μm,掺杂浓度约为1.7×1017cm-3.沟道和衬底之间的缓冲层为非有意掺杂的弱n型.欧姆接触用的帽层掺杂浓度约1019cm-3.器件制备采用了ICP刻蚀等技术.微波测试结果表明,1mm栅宽功率器件封装后在2GHz下输出功率达到了2W.     

在半绝缘SiC衬底上制备的S波段2W碳化硅MESFET

介绍了用热壁反应炉在50mm SiC半绝缘衬底上制备的SiC MESFET外延材料.其沟道层厚度约为0.35μm,掺杂浓度约为1.7×1017cm-3.沟道和衬底之间的缓冲层为非有意掺杂的弱n型.欧姆接触用的帽层掺杂浓度约1019cm-3.器件制备采用了ICP刻蚀等技术.微波测试结果表明,1mm栅宽功率器件封装后在2GHz下输出功率达到了2W.     

S波段SiC MESFET多胞大功率合成技术研究

优化了芯片版图结构,采用常规工艺制作了SiC MESFET大栅宽芯片。优化了管壳内芯片装配形式,采用电容及电感匹配网络提高了器件阻抗,提高了器件增益。设计并优化了3 dB电桥输入及输出匹配电路,保证了器件最大功率输出及工作稳定性。最终采用管壳内四胞合成及外电路3 dB电桥合成的方法,突破了S波段SiC MESFET多胞大功率合成技术,实现了器件脉冲输出功率达百瓦量级。四胞26 mm大栅宽芯片合成封装后的器件,在测试频率2 GHz、工作电压VDS为56 V、脉宽为50μs、占空比为1.5%工作时,脉冲输出功率为300.3 W,增益为9.2 dB,漏极效率为36.6%,功率附加效率为32.2%。     

在1．8GHz频率下功率密度为2．8W／mm的4H－SiCMESFET

本文论述了使用４Ｈ－ＳｉＣ衬底及外延层制作ＭＥＳＦＥＴ的方法，测得了栅长为０．７μｍ、栅宽为３３２μｍ的ＭＥＳＦＥＴ的直流、Ｓ参数和输出功率特性。当Ｖｄｓ＝２５Ｖ时，电流密度约为３００ｍＡ／ｍｍ，最大跨导在３８～４２ｍＳ／ｍｍ之间；当频率为５ＧＨｚ时，该器件的增益为９．３ｄＢ，ｆｍａｘ＝１２．９ＧＨｚ。当Ｖｄｓ＝５４Ｖ时，功率密度为２．８Ｗ／ｍｍ，功率附加效率为１２．７％。     

S波段功率SiC MESFET(芯片)研制

介绍了一种S波段功率SiC MESFET芯片的研制技术。针对SiC材料的特点,对4H-SiC外延材料进行了设计和仿真,同时对Al记忆效应进行了研究,优化了4H-SiC外延生长技术。研究了栅长与沟道厚度纵横比(Lg/a)对短沟道效应和漏极势垒降低效应的影响。采用了凹槽栅结构和体标记电子束直写技术以及热氧化SiO2和SiNx复合钝化层设计等新制备工艺,实现了栅、漏泄漏电流的减小和源、漏击穿电压的提高。测试结果表明,功率SiC MESFET芯片在3.4 GHz频率下脉冲输出功率大于45 W,功率增益8.5 dB,漏极效率40%。测试条件为漏极工作电压48 V,脉宽100μs,占空比10%。     

S-band operation of SiC power MESFET with 20 W (4.4 W/mm) output power and 60% PAE

Previous efforts have revealed instabilities in standard SiC MESFET device electrical characteristics, which have been attributed to charged surface states. This work describes the use of an undoped "spacer" layer on top of a SiC MESFET to form a "buried-channel" structure where the active current carrying channel is removed from the surface. By using this approach, the induced surface traps are physically removed from the channel region, such that the depletion depth caused by the unneutralized surface states cannot reach the conductive channel. This results in minimal RF dispersion ("gate lag") and, thus, improved RF performance. Furthermore, the buried-channel approach provides for a relatively broad and uniform transconductance (G/sub m/) with gate bias (V/sub gs/), resulting in higher efficiency MESFETs with improved linearity and lower signal distortion. SiC MESFETs having 4.8-mm gate periphery were fabricated using this buried-channel structure and were measured to have an output power of 21 W (P/sub out//spl sim/4.4 W/mm), 62% power added efficiency, and 10.6 dB power gain at 3 GHz under pulse operation. When operated at continuous wave, similar 4.8-mm gate periphery SiC MESFETs produced 9.2 W output power (P/sub out//spl sim/2 W/mm), 40% PAE, and /spl sim/7 dB associated gain at 3 GHz.