逐次逼近型模数转换器研究进展

逐次逼近型模数转换器(successive approximation register analog-to-digital converter, SAR ADC)已占据中等速度和精度ADC的主要市场,其采样频率可达5 MHz,分辨率通常为8～16位。在保持其低功耗的固有优势下,SAR ADC设计面临更高速和更高精度的挑战。本文概述近年来逐次逼近型模数转换器的研究现状和先进技术,对电容阵列开关切换技术、比较器和校准方法进行归纳与讨论;对比了结合不同开关策略的电容阵列DAC性能;提出了适用于不同场景的比较器结构;对高速度、高精度、低功耗的SAR ADC研究进行了展望。     

一种采用时域比较器的低功耗逐次逼近型模数转换器的设计

基于CMOS 90 nm工艺设计了一款采用时域比较器的10位逐次逼近型模数转换器（successive approximation register analog-to-digital convertor,SAR ADC）.与传统动态比较器相比,时域比较器利用差分多级电压控制型延时线将电压信号转为时间信号,并通过鉴相器鉴别相位差而得到比较器结果,减小了共模偏移对比较器的影响和静态功耗.同时,电路采用部分单调式的电容阵列电压转换过程,有效减小电容阵列总电容及其功耗.仿真结果表明,在电源电压1 V,采样率308 kS/s,信号幅度0.9 V的情况下,有效位数（ENOB）为9.45 bits,功耗为13.48 μW.      

用于植入式医疗设备的低功耗低位逐次逼近型模数转换器

针对植入式医疗设备中关键模块模数转换器(ADC)的超低功耗设计问题,以低功耗的逐次逼近型ADC为基础,提出了低位逐次逼近量化逻辑的模数转换器。量化逻辑主要用于以心电信号为代表的低活动度生物信号,在采用固定分辨率和采样率的情况下,根据信号的变化幅度调整量化次数,以达到降低功耗和压缩数据量的目的,在信号处于基线或缓变间期最少只需要3次量化就可以得到ADC转换结果。采用Global Foundry 0.18m标准CMOS工艺对该ADC进行了电路和版图设计,仿真结果显示,在1.8V的电源电压和1kHz的采样率下,ADC的有效位为9.6b,核心电路平均电流功耗为64～131nA。该低位逐次逼近模数转换器特别适合应用于植入或可穿戴医疗设备中低活动度生物信号的模数转换,在保证量化精度的同时显著降低了ADC的功耗。     

基于CMOS工艺的10位逐次逼近型模数转换器设计分析

逐次逼近型模数转换器由于性能折衷而得到了广泛的应用。其中，比较器和数模转换器的精度和速度极大地限制了整个系统的性能。因此，具有失配校准功能的比较器是逐次逼近型模数转换器的关键。设计了10bit逐次逼近型模数转换器中的比较器，对比较器的电路结构和工作原理有较详细的论述。     

基于GND采样技术的逐次逼近型模数转换器设计

针对柔性压阻式压力传感器输出信号数字化对功耗和面积的要求,设计了一款低功耗逐次逼近型（SAR）模数转换器（ADC）.电路采用了基于GND采样的单调开关切换方案降低DAC开关能耗,并使用了分段电容阵列,在进一步降低切换功耗的同时,还缩减了整体电路的面积开销.此外,电路还设计了两级预放大器来降低动态比较器的噪声和失调,采用动态元件匹配技术（DEM）来提高ADC的线性度.在 1P6M CMOS工艺下实现了该ADC的电路设计和版图绘制,芯片内核面积约,在1.8 V的电源电压下功耗为.流片测试结果显示：SAR ADC在250 kHz的采样率下以11 bit输出时,信噪失真比SNDR为65.0 dB,有效位数ENOB为10.51 bit.     

低功耗14/8 bit逐次逼近式A/D转换器的设计

设计了基于逐次逼近式架构的低功耗A/D转换器.该转换器有14/8 bit转换精度2种工作模式,其采样率分别为0～1×105/s和0～2×105/s.低功耗转换器基于0.18μm的互补金属氧化物半导体(CMOS)工艺完成版图设计,版图面积仅为0.64 mm×0.31 mm.转换器在最高性能下的积分非线性(INL)和微分非线性(DNL)最低有效位分别为0.38 LSB和0.33 LSB,电流消耗仪为2 mA.     

一种12-bit 50-MS/s 4-mW带比较器失调校正的逐次逼近型模数转换器

本文设计了一款低功耗12-bit 50-MS/s逐次逼近型模数转换器,提出了一种动态比较器失调电压校正技术,取代了采用预放大器降低比较器失调电压的传统方法,解决了比较器低功耗和高精度之间的矛盾;基于时分复用的方法,改进了转换器核心数字逻辑,只需传统结构1/2的硬件电路便能实现相同的功能.此外,本文针对桥接电容和寄生电容引入的非线性问题做了详细的分析和公式推导.本设计采用SMIC 65nm标准CMOS工艺,核心芯片供电电压为1.2V,采样速率为50MS/s,版图后仿真结果表明,该ADC可达到71.5dB的信噪比和84.5dB的无杂散动态范围,功耗为4mW,芯片核心面积为0.3×0.2mm2.     

针对植入式应用的8位100kS/s的逐次逼近型模数转换器设计

针对植入式医疗电子的应用需求设计了一个8位100 kS/s的低功耗逐次逼近型模数转换器(SAR ADC),并且基于0.13μm 1P8M工艺进行了流片(tape-out)验证.为了达到降低功耗的设计目标,对SAR ADC的子模块进行了仔细的分析设计:采用满足精度和速度要求的无源互补开关;采用失调(offset)优化的无静态电流的动态比较器;采用无静态功耗的电容阵列子数模转化器.测试结果表明,当输入测试信号为9.37 kHz时,该SAR ADC的信号噪声失真比(SNDR)为49.2 dB,动态无杂散范围(SFDR)为63 dB,有效位(ENOB)为7.8位.其微分非线性(DNL)和积分非线性(INL)分别为-0.15/+0.15 LSB和-0.35/+0.23 LSB,功耗为3.2μW,优值(FoM)为143 fJ/conversion-step.     

一种基于开关逻辑结构的低功耗SAR ADC的设计

设计并实现了一款10位逐次逼近型模数转换器,该电路采用了改进型开关逻辑结构降低了开关的动作频率,提高了数模转换器的线性度,同时降低了模数转换器的功耗.仿真结果表明,该模数转换器在Chartered 0.35μm 2P4M工艺下实现了10位精度,转换速率为250 kHz,信噪比大于60 dB,功耗小于2 mW.流片后测试结果显示芯片达到设计指标要求,平均功耗为1.97 mW.     

12位串接/逐次逼近型A-D转换器及其DMA传输

本文介绍一种新颖的12位A-D转换器及由其组成的快速数据采集系统。这种转换器由2个6位逐次逼近型A-D转换器串接而成,采用DMA(直接存储器存取)方式进行数据传输。它采用通用器件,转换时间为12μs,比通用单片12位集成A-D转换器的转换速度提高一个数量级。实践证明,串接几个逐次逼近型A-D转换器也是提高A-D转换器速度的有效方法。     

模数转换器ADS7862与DSP的接口设计

介绍了模数转换器ADS7862的性能、引脚和工作方式,并给出了它与数字信号处理器TMS320C32的接口设计方案.     

高速低压模拟相位内插器的设计

设计了一种应用于高速时钟数据恢复电路的低压模拟相位内插器.时钟输入管和电流产生管采用隔离设计,降低了输入时钟电平变化对尾电流的影响;在输入端和输出端增加了整形电路,可有效提高相位内插器在低电压和高频工作环境下的线性度.基于TSMC 90 nm CMOS工艺进行设计,仿真结果表明,该相位内插器在1.2 V工作电压和最大90°相位差的输入时钟下,工作频率达到1.25 GHz,相位内插精度小于±10 ps,具有良好的线性度.     

低功耗13 b 107 样品/s模数转换器

描述一个基于0.6μm CM O S工艺的、低功耗的13 b,107样品/s流水线模数转换器(ADC)的设计。为了达到13 b的转换精度,在电路设计中采用了电容误差平均技术;为了实现低功耗设计,在电路设计中综合采用了运算放大器共享、输入采样保持放大器消去、按比例缩小和动态比较器等技术。在考虑工艺实现中的非理想因素的条件下,对ADC电路进行晶体管级M on te-C arlo仿真,当ADC以10MH z的采样率对1MH z的正弦输入信号进行采样转换时,在其输出得到了82 dB的非杂散动态范围,并且此时ADC模拟部分的功耗仅为11mW。     

全奈奎斯特频带的正交数字上变频器设计

针对数字上变频器存在的功耗大、灵活性差等问题,提出一种低功耗的正交数字上变频器设计方案.采用先混频再进行插值调制的上变频结构,使信号频谱能灵活地搬移到奈奎斯特频带内的任意位置.改进后数字上变频器中的数字控制振荡器和插值滤波器都工作在较低频率上,达到了降低功耗的目的,而且插值滤波器采用了一种新颖的两路结构半带滤波器,将补零、滤波和调制功能融合在一起,通过简单地改变输入信号路径即可实现调制可编程.最后在Xilinx KC705开发套件上进行了仿真实现.仿真结果表明:该设计方案可使信号在全奈奎斯特频带范围内进行上变频,具有功耗低、应用灵活等特征,最高输出频率可达392 MHz,功耗降低33.3%,更加适合应用于高速低功耗的通信系统.     

高性能低功耗10 bit 100 MS/s SAR ADC

设计了一种高性能低功耗的10 bit 100 MS/s逐次逼近寄存器(SAR)模数转换器(ADC).基于优值(FOM)设计了一种数模转换器(DAC)单元电容确定法,从而实现了ADC性能和功耗之间的最优折中,得到了最小的后仿真优值为17.92 f J/步,以及与之对应的最优单元电容值1.59 f F.为了减小输入共模电压变化引起的信号敏感性失调,设计了改进的P型输入动态预放大锁存比较器,比较器采用共源共栅结构(cascode)作为P型预放大器的偏置,从而增加了预放大器的共模抑制比(CMRR).模数转换器采用1层多晶硅8层金属(1P8M)55 nm互补型金属氧化物半导体(CMOS)工艺进行了流片验证,在1.3 V电压和100 MS/s采样率的环境下进行测试,信噪失真比(SNDR)的值为59.8 d B,功耗为1.67 mW,有效电路面积仅为0.016 2 mm~2.     

12 bit 100 MS/s Flash-SAR混合型模数转换器的设计与实现

文章设计了一款Flash-SAR混合型模数转换器(analog-to-digital converter,ADC),结合了快闪型(flash)ADC与逐次逼近型(successive approximation register,SAR)ADC的优点,具有高速、高精度和低功耗的特点;提出了一种带冗余位数字校准算法,该算法在SAR ADC中添加1 bit冗余位,当第1级Flash ADC带来的误差小于一定的失调电压限度,第2级SAR ADC中的数字校正电路能够将误差校准回来,最终得到正确的数字输出。该ADC采用"3+10"的2级流水线结构,在SMIC 0.18μm互补金属氧化物半导体(complementary metal-oxide-semiconductor,CMOS)混合信号工艺下进行仿真,当电源电压为1.8 V,采样频率为100 MHz,输入信号接近Nyquist频率时,通过数字校准,ADC有效位(effective number of bits,ENOB)为10.990,信噪比为67.973 dB,无杂散波动态范围为95.381 dB,仿真结果证明了该算法能够有效提升ADC系统...     

大功率移相控制全桥ZVS-PWM变换器的设计及仿真

讨论大功率全桥移相软开关ZVS—PWM变换器的设计方法。给出输入为540V，输出为300V与21A的电路参数以及仿真结果，仿真结果表明此方法所设计的参数正确，能满足性能指标和前后桥臂的零电压开关条件。     

DC-AC型非接触电能传输系统变换器设计

提出了适用于DC-AC型非接触电能传输(CPT)系统的新型电路拓扑,并采用不对称DC-AC变换器实现了该新型拓扑。该拓扑简化了DC-AC型CPT系统的电路结构,简化了和系统的控制方式,减少了次级回路电能变换的损耗,提高了整体系统的效率和功率密度。介绍了采用该变换器的电路拓扑和控制策略,对采用该变换器后的CPT系统进行了建模,并在此基础上对系统进行仿真研究,给出了实验结果,对分析和仿真结果进行了验证。     

小功率气体激光器开关电源的研制

详细介绍了一款小功率气体激光器开关电源的设计方法,对电源的主电路、控制电路、高频变压器和保护电路的设计方法做了具体的阐述,对设计出的电源进行了理论分析与实验验证。结果表明：该电源性能良好,电源输出电压稳定可调,电源效率高,电源体积小重量轻,有较大的实践应用空间。