VHDL语言中循环语句的综合方法

文中提出一种在RTL综合中实现循环语句综合的方法。该方法将循环赋值语句从行为描述中提取出来,构成循环语句列表从而完成格式判别和综合,并且文中对循环语句中使用的next语句、exit语句也给出综合的方法。最后给出测试实例及结果分析。     

VHDL语言中信号与变量之比较

阐述了VHDL语言中信号与变量在使用方面的差异，并给出了全部示例的VHDL源程序。对各层次的VHDL用户具有普遍的指导意义。     

VHDL语言中局部变量与局部信号的作用

通过用ＶＨＤＬ语言描述一个４位循环移位寄存器模块,说明在用ＶＨＤＬ语言设计数字电路时经常容易出现的实体的端口数据流向不匹配问题,以及ＶＨＤＬ语言中局部变量与局部信号在解决此类问题中所起的作用。     

基于VHDL语言的2FSK信号发生器设计

阐述了2FSK的基本原理，介绍了VHDL语言的基本特点以及语法结构。给出了在MAX＋plusⅡ开发软件环境下，利用VHDL硬件描述语言设计2FSK的具体方法仿真分析结果。     

VHDL中信号与变量的教学体会

针对在VHDL语言课程教学中,如何设置数字电路设计中的数据对象的若干教学问题进行了探讨。文中首先论述了VHDL语言的数据对象的一些基本概念;重点阐述了在教学中如何通过实例使学生能够分清VHDL语言的信号与变量这两个极易混淆数据对象的使用区别;同时,指出了在应用其进行设计过程中应注意的一些问题。从几次的教学效果来看,本文提出的方法对VHDL语言教学,以及VHDL设计都具有一定的指导意义。     

VHDL中的信号与变量

探讨了在使用VHDL(甚高速集成电路描述语言)进行数字电路设计时,如何设置数字电路设计中的数据对象的若干问题。在简单介绍VHDL的发展后给出VHDL的数据对象(常量、信号和变量)一些基本概念的基础上,重点阐述了VHDL设计中的信号与变量这两个极易混淆的数据对象在使用上的区别,并通过若干相似实例程序的仿真波形图显示这一区别;最后给出了应用VHDL进行设计过程中应注意的问题。     

VHDL语言的可综合性

采用VHDL语言输入，综合工具综合的自顶向下的设计方法是当前电子设计发展的趋势。但VHDL语言本身是基于仿真，而不是专为综合而设计的，许多VHDL语言结构在综合时将会引起一系列的问题。本文详细地分析了VHDL语言的可综合性问题。     

基于VHDL语言的编码器设计

文章介绍了用VHDL语言实现编码器的设计方案,在介绍编码器原理的基础上,给出了基于VHDL语言实现的源程序,并用Max+plusII工具软件完成编译及仿真验证,为电子工程技术人员在数字系统的开发中提供了一些参考。     

基于VHDL语言的译码器设计

在介绍译码器工作原理的基础上,介绍了用VHDL语言实现译码器的设计方案,给出了用VHDL语言实现译码器的源程序,并用Max+plusII工具软件对其进行了模拟仿真验证。     

排队取号服务系统的VHDL程序实现

排队取号服务系统广泛应用于银行、车站、电信等柜台营业部门,采用后能给顾客和工作人员带来极大便利。介绍一种基于VHDL语言实现自动排队取号的方法,并采用可编程逻辑器件加以实现和验证该排队取号系统不仅能实时动态显示当前取号顾客的编号和此前等待顾客的人数,还能显示当前空闲的柜台号以及准备接受服务的顾客编号。整个设计实用、简便,可靠性高,成本低廉,具有一定的实用推广价值。     

通信系统中卷积码编解码器的VHDL实现

卷积码作为通信系统中重要的编码方式,以其良好的编码性能,合理的译码方法,被广泛应用。在阐述卷积码编解码器基本工作原理的基础上,给出了（3,1,2）卷积编码器和（2,1,1）卷积解码器的VHDL设计,在QuartusII环境下进行了波形仿真,并下载到EPF10K10LC84-3上进行了验证,其结果表明了该编解码器的正确性和合理性。     

计数器的VHDL设计与实现

介绍了具有使能和清零作用的一位十六进制计数器的组成及其工作原理,论述了基于VHDL语言和FPGA芯片的数字系统的设计思想和实现过程,应用Max PlusⅡ10.1工具软件和EDA实验箱实现了计数器的功能。通过对设计结果的系统仿真波形分析,验证了计数器设计的正确性。     

基于VHDL的线阵CCD驱动电路的设计

CCD作为一种新型的光电器件,被广泛地应用于非接触测量,而在CCD工作过程中,其驱动电路的设计成为其应用的关键技术之一。介绍了一种利用VHDL(硬件描述语言)编写线阵CCD驱动程序的实现方法,对TCD1501D型号的CCD工作时序做了分析。详细介绍用VHDL完成TCD1501D驱动时序的源代码,最后用Max PlusⅡ开发软件进行仿真验证,测量和仿真结果表明,该方法结构简单、系统简化,具有可行性。     

基于VHDL的FPGA开发

文章介绍了硬件电路描述语言VHDL的特点和描述方法,并应用VHDL介绍了一个设计实例。以FPGA器件为核心的数字系统设计使整个系统显得精简,并能达到所要求的技术指标,具有灵活的现场更改性,还有高速、精确、可靠、抗干扰性强等优点。     

基于VHDL语言的按键消抖电路设计及仿真

为了解决FPGA／CPLD系统的按键抖动问题,用VHDL语言有限状态机的方法,在S0状态下检测到有按键操作则转入延时状态S1,延时结束后,用状态S2,S3,S4对按键进行连续三次取样,如果三次取样均为低电平,则转入状态S5,并输出按键确认信号,否则,返回状态S0。电路经仿真分析,并下载到EPM7128ATC100芯片进行了验证,能够确保每次按键操作,产生一次按键确认,有很好的按键消抖效果,性能稳定。主要创新点是用VHDL语言有限状态机设计按键的消抖。     

基于VHDL的多功能可变模计数器设计

可变模计数器作为一种基本数字电路模块,在各种数字系统中应用广泛.在对现有的可变模计数器的研究基础上,在QuartusⅡ开发环境中,用VHDL语言设计一种功能更加强大的可变模计数器,它具有清零、置数、使能控制、可逆计数和可变模等功能,并且对传统的可变模计数器的计数失控问题进行研究,最终设计出一种没有计数失控缺陷的可变模计数器,并以ACEX1K系列EP1K30QC208芯片为硬件环境,验证了其各项设计功能.结果表明该设计正确,功能完整,运行稳定.     

基于VHDL的线性分组码编译码器设计

数字信号在传输过程中受到干扰的影响,降低了其传输的可靠性,线性分组码作为一种常用的信道编码,在通信传输系统中应用广泛。在对线性分组码的编译码规则研究基础上,讨论了生成矩阵、监督矩阵与错误图样集之间的关系,在Max＋PlusⅡ开发环境中,用VHDL语言设计线性分组码编译码器,对其各项设计功能进行了仿真和验证。结果表明,该设计正确,其功能符合线性分组码编译码器的要求。