一种低功耗射频CMOS电荷泵锁相环的设计

描述了基于P型CSL(Current Steer Logic)架构压控振荡器的低功耗射频锁相环设计.其鉴频鉴相器模块采用预充电模式,具有高速、无死区等特点;电荷泵模块在提高开关速度的基础上,改进了拓扑结构,使充放电电流的路径深度相同,更好地实现了匹配;为了达到宽调谐范围的目的,电荷泵模块采用1.8 V电源电压,而压控振荡器模块采用3.3 V,这样可充分利用电荷泵的输出电压范围实现宽调谐.电路设计基于0.18μm 1P6M CMOS工艺,芯片实测结果显示,锁相环工作在940 MHz～2.23 GHz的频率范围内,功耗低于15.2mW,芯片面积为750μm×400μm(不包括10).     

高性能超低功耗的4.224GHz正交LC VCO

采用Jazz0.18μm RF CMOS工艺设计并实现应用于MB-OFDM超宽带频率综合器的4.224GHz电感电容正交压控振荡器。通过解析的方法给出了电感电容正交压控振荡器的模型,并推导出简洁的公式解释了相位噪声性能与耦合因子的关系。测试结果显示,核心电路在1.5V电源电压下,消耗6mA电流,频率调谐范围为3.566~4.712GHz;在主频频偏1MHz处的相位噪声为-119.99dBc/Hz,对应的相位噪声的FoM(Figure-of-Merit)为183dB;I、Q两路信号等效的相位误差为2.13°。     

单片CMOS UHF RFID阅读器中低噪声LC VCO的设计

设计了一种应用于单片CMOS超高频射频识别阅读器中的低功耗、低相位噪声LC VCO。根据超高频射频识别阅读器的系统架构和协议要求,对本振相位噪声要求做出详细讨论;采用LC滤波器和低压差调压器分别对尾电流源噪声和电源噪声进行抑制,提高了VCO相位噪声性能。电路采用IBM 0.18μm RF CMOS工艺实现,电源电压3.3 V时,偏置电流为4.5 mA,中心频率为1.8 GHz,在频偏1 MHz处,相位噪声为-136.25 dBc/Hz,调谐范围为30%。     

数字电视调谐器中低噪声LC VCO的设计

给出了基于0.25μm CMOS工艺的数字电视调谐芯片中宽带低噪声LC VCO的设计,通过对VCO谐振网络的优化设计,显著抑制了flick噪声对相位噪声的影响,使三个波段的VCO的相位噪声有了明显改善,文中重点讨论了中波段VCO谐振网络的设计方法并给出中波段的相位噪声的仿真和测试结果。结果显示在中波段偏移中心频率10k处的相噪能改善5~10dBc,整个中波段相位噪声低于-85dBc/Hz@10kHz,频率覆盖190~530MHz。     

UHF频段低电压低功耗宽带VCO的设计

介绍了一种用成本较低的封装BJT(双极结型晶体管)和变容管,基于经典的电容三端电路研制的UHF(超高频)频段LC(感容)VCO(压控振荡器),经过仿真优化和调试,压控范围可超过30%,相位噪声、线性度及功率等能达到较好的指标.该电路具有低工作电压和低功耗、调试简单、体积小、可靠性高的特点,小批量内有很好的一致性,具有良好的市场推广前景.     

基于0.18 μm RF CMOS工艺的低相噪宽带LC VCO设计

介绍了一种低功耗、低相噪和超宽频率覆盖范围的全差分电感电容结构的压控振荡器(VCO)设计.采用开关控制的二进制MIM电容阵列对频率进行粗调,再结合MOS可变电容进行微调,实现了极大的频率覆盖范围.流片采用TSMC的0.18μm、5层金属RF CMOS工艺,所用无源器件全部片内集成.在1.8 V电源供电情况下,该VCO仅仅消耗3 mA的电流.测试结果表明,该VCO能够覆盖1.65～2.45 GHz的频率范围,并且增益控制在100 MHz/V以下.在1.65 GHz频率下20 kHz频偏处的相位噪声仅-87.88 dBc/Hz.     

JX处理器内嵌PLL中VCO的设计

设计了一种应用于微处理内嵌PLL中的具有新型结构的VCO。具体阐述VCO各组成部分的单元电路和工作过程，进行了模拟。完成版图设计，采用SMIC0．18μm CMOS工艺进行流片加工，对实际芯片进行测试．得出结论：在电源电压为1．8V下，当噪声峰值大于10mV时，其平均抖动约为12p8。     

射频收发系统中VCO的分析与设计

针对目前通讯系统中数据高传输率和低误码率对于系统中各部分的较高要求,设计了一种采用谐波滤除电阻技术降低相位噪声和功耗的交叉耦合互补结构的VCO(压控振荡器).采用Chartered 0.35 μm CMOS工艺在Mentor Graphics Eldo-RF环境下对电路进行仿真设计,仿真结果表明此振荡器在1 mA工作电流下,在4.0 GHz处达到-118.4 dBc/Hz@1 MHz的相位噪声,功耗仅为1.83 mW,其性能满足当今射频通讯系统的基本要求.     

用于微处理器时钟同步PLL的VCO设计

研究了一种用于微处理器时钟同步PLL的高带宽低噪声的压控振荡器(VCO),该VCO采用了交叉耦合的电流饥饿型环形振荡器,通过改善其控制电压变换电路,大大拓宽了压控增益的线性范围,消除了振荡器对控制电压的影响,降低了输出时钟的相位噪声.基于CSMC 3.3 V 0.35 μm CMOS工艺的仿真结果表明,取延迟单元沟道长度为1 μm、中心频率为365 MHz时,压控增益为300 MHz/V,其线性区覆盖范围是30～700 MHz,在偏离中心频率600 kHz处的相位噪声为-95 dB/Hz,低频1/f噪声在-20 dB/Hz以下.该VCO可以通过适当减小延迟单元沟道长度来拓宽压控增益线性范围.     

新型CMOS正交压控振荡器设计

通过对两个相同的LC振荡器进行交差耦合,用耦合系数来控制输出频率,设计了一种新型精准正交正弦波压控振荡器.由于其频率调节方式不再依赖于变容管,大大增加了输出频率的调节范围.基于TSMC18rf工艺库,采用Cadence的Spectre工具对电路进行仿真.在VDD=1.8V下,频率覆盖了1.78GHz到4.03GHz,可调控范围约为77%,1MHz处相位噪声约为-104dB/Hz.     

应用于射频收发机的低功耗频率综合器

基于0.18μm 1P6M CMOS工艺,设计并实现了一种用于工作在2.4 GHz ISM频段的射频收发机的整数型频率综合器。频率综合器采用锁相环结构,包括片上全集成的电感电容压控振荡器、正交高频分频器、数字可编程分频器、鉴频鉴相器、电荷泵、二阶环路滤波器,为接收机提供正交本地振荡信号并驱动功率放大器。通过在PCB板上绑定裸片的方法进行测试,测试结果表明,压控振荡器的频率覆盖范围为2.338～2.495 GHz;锁定频率为2.424 GHz时,频偏3 MHz处的相位噪声为-113.4 dBc/Hz,带内相位噪声为-65.9 dBc/Hz;1 MHz处的参考杂散为-45.4 dBc,满足收发机整体性能指标的要求。在1.8 V电源电压下,频率综合器整体消耗电流仅为6.98 mA。芯片总面积为0.69 mm×0.56 mm。     

低功耗人体通信射频收发器的设计

Human body communication is proposed as a promising body proximal communication technology for body sensor networks. To achieve low power and small volume in the sensor nodes, a Radio Frequency (RF) application-specific integrated circuit transceiver for Human Body Communication (HBC) is presented and the characteristics of HBC are investigated. A high data rate On-Off Keying (OOK)/Frequency-Shift Keying (FSK) modulation protocol and an OOK/FSK demodulator circuit are introduced in this paper, with a data-rate-to-carrier-frequency ratio up to 70% . A low noise amplifier is proposed to handle the dynamic range problem and improve the sensitivity of the receiver path. In addition, a low power automatic-gain-control system is realized using a novel architecture, thereby rendering the peak detector circuit and loop filter unnecessary. Finally, the complete chip is fabricated. Simulation results suggest receiver sensitivity to be -75 dBm. The transceiver shows an overall power consumption of 3.2 mW when data rate is 5 Mbps, delivering a P1 dBoutput power of -30 dBm.     

LTE 毫微微蜂窝基站射频收发器的设计与实现*

针对近年来LTE 毫微微蜂窝基站商用加快和规模扩大,减小LTE 毫微微蜂窝基站的尺寸和降低其成 本就变得越来越重要。在保证基站性能的基础上,如何设计无线电收发器以减少尺寸和成本成为很大的挑战。设 计了一种应用于LTE 毫微微蜂窝基站中的低成本MIMO 射频收发器。分析了发射机和接收机的各项需求指标,提 出了块级的射频参数。据此,射频收发器被系统地分为几个子模块,分别设计了这些不同的子模块,同时区分各个 子模块的特点。所得到的测定结果表明,充分集成的射频收发器的设计不仅具有小尺寸,也符合LTE 毫微微基站的 各项指标。     

一种低功率SSB收发信机的设计

低功率业余无线电收发信机是业余无线电爱好者们急需的低功率通信设备.本文介绍了一种低功率SSB收发信机的设计方法及其工作原理.该收发信机提供15 m和20 m两个波段,利用芯片MC1596实现SSB信号的产生及检波,利用芯片NE602完成混频,固定中频为9 MHz.该机体积小、重量轻、成本低、性能好,在低功率业务无线电通信领域中,具有较高的实用价值和广阔的应用前景.     

ADI发布高集成WiMAX RF收发器,推动宽带无线接入市场

美国模拟器件公司(Analog Devices,ADI)最近推出两款用于全球微波接入互通(WiMAX)终端的射频(RF)收发器,该公司称新器件推出将有助于降低成本,推动宽带无线接入的大规模部署.基于IEEE 802.16标准,WiMAX终端提供无线宽带连接,是诸如DSL和电缆调制等有线连接的低成本选择.ADI公司介绍说,通过先进的数据转换和RF信号处理专长,这两款新的收发器集成了高性能片内数据转换器并且提供了优异的RF性能,从而能够使WiMAX终端解决方案满足大规模部署低成本的要求.优异的RF性能确保了扩展的覆盖范围和改进的服务质量--增强用户体验和有助于促进消费者采用的重要因素.     

一种用于Bluetooth发接器的倍频式VCO

介绍了一种适用于 Bluetooth发接器的 ,可以单片集成的倍频式压控振荡器 ( VCO)。这种 VCO由两部分组成 ,主 VCO的振荡频率是所需本振频率的一半 ,然后采用“注入锁频”原理对主 VCO的振荡频率进行倍频以产生本振信号。主 VCO和倍频电路都使用了片上集成螺旋电感 ,调谐用的变容元件使用 PMOS晶体管实现。经过版图设计和后仿真 ,在 TSMC0 .35 μm数字 COMS工艺 ,3.3V电源电压下 ,该 VCO在 2 .4GHz中心频率附近可以达到的相位噪声指标为 -1 2 5 d Bc/Hz( 60 0 k Hz) ,在输出摆幅为 60 0 m Vp- p时 ,功耗为 2 2 m W。     

402～405 MHz CMOS低功耗射频收发机北大核心

基于0.18μm CMOS工艺设计了一种用于WBAN 402～405 MHz频段具有低功耗全数字锁频和灵敏度校准功能的超再生收发机。采用具有噪声抵消技术的巴伦低噪声放大器，以减少无源匹配器件数量和适应低压工作；超再生数控振荡器采用数字控制电容阵列实现频率调谐，以消除猝灭操作期间振荡器的频率漂移；采用全数字锁频环替代频率综合器，以降低传感器节点的功耗；灵敏度校准环路与自动幅度控制环路共享组件，以减小校准误差，并能够在不中断接收状态的情况下动态校准接收机灵敏度。仿真结果表明，在1 V电源电压下，接收机灵敏度为-90 dBm,功耗为1.89 mW,其中全数字锁频环功耗为78μW;发射机功耗为1.96 mW,效率为28%。     

A Low Power Fully CMOS Integrated RF Transceiver IC for Wireless Sensor Networks

A fully CMOS integrated RF transceiver for ubiquitous sensor networks in sub-gigahertz industrial, scientific, and medical (ISM)-band applications is implemented and measured. The integrated circuit is fabricated in 0.18-mum CMOS technology and packaged in leadless plastic chip carrier (LPCC) package. The fully monolithic transceiver consists of a receiver, a transmitter, and an RF synthesizer with on-chip voltage-controlled oscillator. The chip fully complies with the IEEE 802.15.4 wireless personal area network in sub-gigahertz mode. The cascaded noise figure of the overall receiver is 9.5 dB and the overall transmitter achieves less than 6.3% error vector magnitude for 40 kb/s mode. The chip uses 1.8-V power supply and the power consumption is 25 mW for reception mode and 29 mW for transmission mode     

超宽带无线收发机中的正交LC VCO设计

基于SMIC 0.18 μm CMOS工艺设计了一种可应用于MB-OFDM UWB无线收发机的宽带正交压控振荡器(QV-CO,Quadrature VCO).在研究VCO的相位噪声理论的基础上,采用了优化噪声的电路结构.此外,鉴于片上螺旋电感在VCO设计中的重要性,采用了一种快速选取工艺库螺旋电感的方法.仿真结果显示,QVCO的频率调谐范围为3.4～4.5 GHz,在1 MHz频率偏移处,相位噪声小于-119.6 dBc/Hz.在1.8 V电源电压下,电路总功耗为27 mw.