加速Flash系列FPGA芯片功能验证方法

提出了一种加速闪存（Flash）系列现场可编程门阵列（FPGA）芯片功能验证方法。通过解析全配置位流,得到帧数据与svf文件的映射关系,根据验证用例赋值相应的配置位流,大大减少了大规模FPGA全芯片功能验证的配置时间,加速了仿真的速度,提高了仿真验证效率。该方法已成功应用于Flash系列FPGA芯片电路功能验证工程实践中。     

一种快速验证FPGA互连线连接正确性的方法

随着FPGA规模的不断增大,互联线验证变得越来越困难。传统互连线验证采用功能仿真的方法,具有仿真速度慢、覆盖率低等不足。基于互连网络比对,设计了一种快速验证FPGA互连线连接正确性的方法。相对于功能仿真验证,该方法可以快速完成FPGA互连线连接正确性的验证,覆盖率高达100%,在保证互连正确的前提下,极大地缩短了设计时间。     

数字集成电路FPGA验证的若干研究

大规模集成电路的应用,促进了我国经济的快速发展,同时也带动了集成电路验证水平的提升。相对而言,数字集成电路是目前的主流,但在投入使用之前,必须采取一定的验证措施,以此来完成数字集成电路安全、可靠。目前,FPGA是比较常用的验证手段,其可以根据数字集成电路的具体要求,完成相关工作的进步。值得注意的是,未来的数字集成电路FPGA验证,还会涉及到更多的内容,应在验证手段上进行增加,并且在多方面实现验证水平的进步。     

一种32位MCU的FPGA验证平台

随着应用的复杂化和多样化,微控制器(MCU)设计规模急剧增大,性能要求越来越高。为缩短芯片验证时间,提高验证效率,采用FPGA原型验证平台是一个有效的方法。通过建立基于FPGA的高性能原型验证系统,可及时发现芯片设计中的错误和不足,进而缩短MCU芯片研发周期。以一款通用MCU为研究对象,通过修改时钟系统,替换存储器和综合布局布线设计FPGA验证平台,并利用该平台进行软硬件协同验证,为该芯片的验证工作提供了高效有力的支撑。     

FPGA硬核处理器系统加速数字电路功能验证的方法

为了缩短专用集成电路和片上系统的功能验证周期,该文提出FPGA硬核处理器系统加速数字电路功能验证的方法。所提方法综合软件仿真功能验证和现场可编程门阵列原型验证的优点,利用集成在片上系统现场可编程门阵列器件中的硬核处理器系统作为验证激励发生单元和功能验证覆盖率分析单元,解决了验证速度和灵活性不能统一的问题。与软件仿真验证相比,所提方法可以有效缩短数字电路的功能验证时间;在功能验证效率和验证知识产权可重用方面表现优于现有的FPGA原型验证技术。     

一种面向系统芯片的FPGA协同验证方法

利用多片FPGA对SOC系统进行功能验证时，原始的系统分割策略常常导致欠优化的结果，有时甚至会付出重新设计的高昂代价。文章在静态时序分析的基础上，提出了一种利用关键路径时延信息提高FPGA分割效率的方法。分割结果表明，该方法能显著改善功能验证效率，明显提高逻辑控制块和I／O的利用率。文中同时讨论了该协同验证策略在处理信号完整性与RTL设计脱节时所具有的优势。     

一种异步电路设计的FPGA全流程验证方法

以往异步电路在FPGA上的设计验证采用HDL设计的Muller门搭建电路,在实现时需要手动布局布线来完成时序约束,设计繁琐复杂.对此完善了异步电路设计平台Balsa与FPGA设计工具相结合的设计验证流程,采用四相双轨延迟不敏感的握手协议,避免了手动布局布线的繁琐步骤.同时,在不同FPGA平台间具有良好的可移植性.重点设计了遵循异步握手协议的输入电路,完成了行为级到板级的全流程设计及验证.     

一种在电路SOC验证接口设计方法研究

SoC已经成为嵌入式系统设计中的关键器件,验证又是SoC设计的关键环节,占用SoC设计过程中60%以上的时间.专用测试设备及JTAG接口等主流SoC验证手段不便于SoC在系统联调时的验证.本文介绍了一种在电路SoC验证接口的设计方法,这种验证方法弥补了主流SoC验证方法在系统验证的不足,提高了SoC验证的效率.     

面向FPGA芯片开发的测试方法设计与实现

针对自主研发的SOI-CMOS工艺FPGA芯片VS1000,开发出一种FPGA测试工具(VVK)软件系统.VVK是借助Verilog HDL描述电路和UCF约束电路的特性开发并实现的全自动测试方法.其意义在于解决了设计FPGA芯片过程中面临的最冗繁棘手的验证和测试难题,可以实现FPGA全芯片、内部各种逻辑模块的功能结构的验证和测试.该工具可以用于FPGA流片前的行为级、晶体管级的仿真和验证、FPGA圆片测试、以及FPGA芯片抗辐照测试.验证和测试的结果证明了这套方法的正确性、高效性,同时这种测试方法也适用于其他架构FPGA的测试.     

基于FPGA的SoC原型验证的设计与实现

在SoC开发过程中,基于FPGA的原型验证是一种有效的验证方法,它不仅能加快SoC的开发,降低SoC应用系统的开发成本,而且提高了流片的成功率.文章主要描述了基于FPGA的SoC原型验证的设计与实现,针对FPGA基验证中存在的问题进行了分析并提出了解决方案.     

基于FPGA的ARM SoC原型验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。ARM嵌入式CPU是目前广泛应用的高性价比的RISC类型CPU核,文中主要描述了以FPGA为核心的ARM SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。     

Matlab定点仿真在FPGA验证平台中的应用

无论在雷达系统还是在通信系统当中,对其各种信号处理方法进行仿真时,数据是以浮点形式参与运算,当把算法移植到硬件中实现时,数据是以固定长度的二进制形式参与运算。文中介绍如何利用Matlab定点工具箱实现数据的浮点到定点转换,并结合设计实例,阐明了定点仿真在FPGA验证平台中的应用。实践证明,进行定点仿真是FPGA实现的前提,同时还可以验证FPGA中运算结果的正确性。     

基于IEEE1149.4标准的验证电路设计

介绍了基于IEEE1149.4混合信号测试总线标准的验证电路设计,利用复杂可编程逻辑器件(CPLD)、模拟开关ADG202A和电压比较器LM3¨等器件,实现了该标准所定义的测试结构.它的设计与可观性实验及可控性实验验证了标准的有效性,对于今后推广标准在混合信号芯片中的应用将起到积极的作用.     

Xilinx FPGA上电时序分析与设计

提出了由于FPGA容量的攀升和配置时间的加长,采用常规设计会导致系统功能失效的观点.通过详细描述Xilinx FPGA各种配置方式及其在电路设计中的优缺点,深入分析了FPGA上电时的配置步骤和工作时序以及各阶段I/O管脚状态,说明了FPGA上电配置对电路功能的严重影响,最后针对不同功能需求的FPGA外围电路提出了有效的设计建议.     

基于FPGA的短波红外探测器配置方法研究

针对InGaAs短波红外探测器的配置需求,提出并设计了基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的短波红外探测器配置方法。以FPGA作为核心处理器,利用VHDL语言实现了短波红外探测器的配置功能。通过RS-232接口,可与上位机进行通信和在线发送及调整探测器输出数据的顺序等参数,并通过指令切换探测器的积分之后读出(Integrate Then Read,ITR)工作模式和积分同时读出(Integrate While Read,IWR)工作模式。实际应用表明,本文的配置方法能够使短波红外探测器正常工作,能够灵活调整工作模式和配置参数,满足短波红外探测器的实际应用需要。     

一种新型的FPGA快速动态配置和远程加载技术

针对目前FPGA的动态配置和加载方法存在的速率低,在电磁环境恶劣的情况下加载不稳定的问题,在典型配置方法的基础上提出了一种利用于FPGA内部专用加载逻辑,采用状态机控制的新型的FPGA快速动态配置和远程加载的方法,详细介绍了该方法的硬件架构设计,动态配置软件设计和远程加载软件设计,实验证明该方法实现简单,稳定可靠、抗干扰能力强。     

基于FPGA的高重复率距离门控电路实现

 传统的距离门控电路多采用分立元器件,工作频率和控制精度均十分有限,难于满足重复频率高的测距需求。通过分析高重复率距离门控的时序,提出并实现了一种基于FPGA的高重复率距离门控电路方法。该方法充分发挥了FPGA在运算、存储、时钟管理等方面的优势：采用倍频模块产生的200MHz作为时钟基准,其门控输出分辨率达5ns;利用增强型并口（Enhanced Parallel Port,简称EPP）方式进行门控数据传输,以确保2kHz的高速门控信号输出。完成的距离门控板在上海天文台的高重频（2kHz）卫星激光测距（Satellite Laser Ranging,简称SLR）实验中获得应用,使上海天文台成为国际上少数掌握高重频SLR技术的台站之一。