一种用于PWM的Rail—to—Rail比较器

本文介绍一种用于PWM的Rail-to-Rail连续型电压比较器，其输入级采用Rail-to-Rail结构，拓展了共模输入范围，输出采用电流比较器，提高了比较速度；并且从理论上分析了其组成及原理；最后通过电路仿真验证其性能，给出了仿真结果。     

一种极低门限的电压比较器设计

针对单电源供电集成电路中高精度低门限电压比较器设计的难点,设计了一种具有极低门限的新型电压比较器,该比较器电路利用三极管发射结压差与热电压成正比例关系来设置比较器低门限阈值点,满足了许多需要用到此类比较器而用传统方法无法满足要求的场合.电路结合一款基于准谐振操作的开关电源控制芯片,在0.6 μm BCD工艺下实现,利用Workview、Hspice等软件对电路进行仿真、验证,比较器门限电压和迟滞宽度可低至毫伏级,且可以根据需要方便地进行调节,并有很好的精度和动态响应特性,具有结构简单和通用性好的特点,可广泛应用于不同的SoC环境.     

基于自适应门限的脉冲宽度鉴别器的设计与实现

脉冲宽度鉴别作为雷达工程中的一种抗干扰技术,是利用雷达信号脉冲宽度与干扰信号脉冲宽度之间的差异来抑制不同脉冲宽度的干扰脉冲信号。提出了一种新颖的脉宽鉴别方式,可以根据信号功率大小自动调节比较门限,实现对雷达信号的准确鉴别。     

ZJ03高速高精度锁定电压比较器的设计

本文介绍一种新型的取样锁定电压比较器ZJ03的设计。一般的电压比较器由多级直接耦合放大器组戒,其精度(灵敏度)主要取决于总电压增益,响应速度取决于总带宽,精度与响应速度是矛盾的,难以实现高速和高精度。ZJ03在体制上有重要的改进,它含有一级受控的正反馈放大器,使精度主要取决于输入失调电压,与总带宽几乎没有关系,可实现高速和高精度。在ZJ03的设计中,采用了容差扩展、中心设计和电平自适应技术,提高了产品性能的一致性和成品率。     

一种自适应迟滞性比较器的设计

设计了一种由滤波器和迟滞比较器构成的传输频率信号电路。设计使用滤波器将输入信号改变适当的相位作为迟滞比较器标准端的信号,而原信号输入比较器的另一端。那么由于迟滞比较器标准端的电压同时随输入信号改变。电路对不同的信号有一定的适应能力。即对不同的输入信号,不需要另外确定标准端的电压。简化了电路,提高了可靠性。同时滤波器的加入使电路同时获得频率选择的能力。仿真证明了电路的可行性。     

一种先进的TTL超高速比较器

文章介绍了一种新型TTL超高速比较器，并对其工作原理、制作工艺、技术性能及可靠性设计等进行了简要描述。该产品具有工作电压低（ 3V)、功耗小（6mA)、响应时间快（10ns)等显著特点，可以广泛应用于高速时序逻辑、线性接收器、数字通讯、模拟信号高速采样以及PCMCIA卡等领域。     

高共模输入电平的迟滞比较器设计

提出了一种新颖的基于双极工艺的迟滞比较器,该电路在保持了传统电路的高共模输入电平和低功耗的优点的同时,在电路结构上比传统的电路节省了一级射随器。此外,为了保证该迟滞比较器中两级运算放大器的稳定性还进行了频率补偿的研究,并对该电路的稳定性进行了仿真,其仿真结果保证了60°的相位裕度。该迟滞比较器的电路使用华润上华1μm双极晶体管工艺实现,芯片测试结果表明,其上阈值点为7.4 V,下阈值点为6.92 V,迟滞电压约为0.48 V,输出高电平约为0.76 V,电路工作稳定。     

起伏背景下的自适应门限检测方法

介绍了起伏背景下的自适应门限检测方法的基本原理,并对其进行了改进,利用该方法可有效地检测起伏背景下的小目标,并给出了实验结果的验证。     

0.6μm CMOS工艺迟滞比较器的失配分析

本文对一个采用0.6μm CMOS工艺的迟滞比较器的失配性能进行了理论分析,探讨了关键部件的尺寸失配对该比较器迟滞性能的影响.Hspice仿真证明了理论分析的正确性;Monte Carlo仿真进一步分析了该比较器性能对失配参数的敏感性.本文的工作为今后的抗失配设计改进提供了方向.     

开关级数字比较器设计研究

本文研究了传统的数字比较器电路研究，提出了一类开关级ＣＭＯＳ传输门结构的数字比较器电路，分析了这种电路的的设计实现方法，研究表明：和传统的数字比较器电路相比，这种电路具有结构简单，布局规则，运算速度快等优点，有一定的应用研究价值。     

Design of a window comparator with adaptive error threshold for online testing applications

This paper presents a novel window comparator circuit whose error threshold adjusts adaptively with respect to its input signal levels. Advantages of adaptive error thresholds over constant or relative error thresholds in analog testing applications are discussed. Analytical equations for guiding the design of the comparator circuitry are derived. The proposed comparator circuit has been designed and fabricated using a CMOS technology. Measurement results of the fabricated chip are presented.     

高速高精度钟控比较器的设计

为满足10位高分辨率A/D转换器的需要,设计了一种高速高精度钟控电压比较器,着重对其速度和回馈噪声进行了分析与优化.该比较器采用前置预放大器结构实现了高比较精度,利用两级正反馈环路结构的比较锁存器提高了比较器的速度,隔离技术和互补技术的应用实现了低回馈噪声.基于TSMC 0.18 μm CMOS标准工艺,用Ca-dence Spectre模拟器进行仿真验证,结果表明比较器的工作频率可达300 MHz,LSB(Least Significant Bit)为±1 mV,传输延时为360 ps,功耗为2.6 mW,可达到10住的比较精度.该电路可适用于高速高精度模数转换器与模拟IP核的设计.     

一种集成轨到轨比较器电路设计

传统比较器在其输入电压过高或过低时,输入MOS对管将进入截止区,从而使电路无法正常工作。本设计采用轨到轨放大器技术,使比较器在输入电压满摆幅时都能正常工作,增加了输入电压的范围。本文基于0.18μm COMS工艺完成电路的设计,并使用Spectre进行电路仿真。结果表明,在电源电压为1.8V时,电路静态功耗为360μW,电压比较精度为80μV,时延为13.2ns。     

双门限自适应调整PN码捕获及其性能分析

基于双重驻留搜索策略提出了一种双门限自适应调整的直接序列扩频伪随机(PN)码捕获方法，并分析了其主要性能。理论分析和计算机仿真结果表明：此方法的性能优于恒虚警概率(CFAR)检验，可以适应通信环境的变化。     

Design considerations for a high-speed CMOS comparator

Design considerations for a high-speed CMOS comparator for application in highspeed analogue-to-digital conversion are presented. Extensive simulations show that the comparator designed accordingly operates well above 250MHz clock speed in standard 0.5µm CMOS technology. An accuracy of 5mV and average power consumption of 0.3mW on 3.3V power supply is observed using simulations when it operates at 250MHz.     

Subspace tracking with adaptive threshold rank estimation

In frequency and direction of arrival (DOA) tracking problems, singular value decomposition (SVD) can be used to track the signal subspace. Typically, for a problem sizen, only a few, sayr dominant eigencomponents need to be tracked, wherern. In this paper we show how to modify the Jacobi-type SVD to track only ther-dimensional signal subspace by forcing the (n-r)-dimensional noise subspace to be spherical. Therby, the computational complexity is brought down fromO(n²) toO(nr) per update. In addition to tracking the subspace itself, we demonstrate how to exploit the structure of the Jacobi-type SVD to estimate the signal subspace dimension via a simple adptive threshold comparison technique. Most available computationally efficient subspace tracking algorithms rely on off-line estimation of the signal subspace dimension, which acts as a bottleneck in real-time parallel implementations. The noise averaged Jacobi-type SVD updating algorithm presented in this paper is capable of simultaneously tracking the signal subspace and its dimension, while preserving both the low computational cost ofO(nr) and the parallel structure of the method, as demonstrated in a systolic implementation. Furthermore, the algorithm tracks all signal singular values. Their squares are estimates of the powers in the orthogonal modes of the signal. Thus, applications of the algorithm are not limited to only DOA and frequency tracking where information about the powers of signal components is not exploited.     

基于自适应阈值的小波增强方法

针对传统的小波系数线性增强方法处理图像时容易导致过增强的问题,提出基于自适应阈值的增强方法。首先对图像进行二维小波分解,然后针对低频系数的统计信息得出最优的自适应阈值,根据阈值对低频系数进行处理,最后小波重构得到增强图像。实验结果表明这种方法对低对比度图像有较好的增强效果,该方法适合于图像的增强处理。     

ASIC DESIGN OF ADAPTIVE THRESHOLD DENOISE DWT CHIP

According to the relationship of wavelet transform and perfect reconstructive FIR filter banks, this paper presents a real-time chip with adaptive Donoho‘s non-linear soft-threshold for denoising in different levels of multi-scale space through rearranging the input data during convolving, filtering and sub-sampling.And more important, it gives a simple iterative algorithm to calculate the variance of the noise in interregna with no signal.It works well whether the signal or noise is stationary or not.     

激光外差干涉仪相位计的设计

外差信号的比相处理是决定外差干涉仪精度、分辨率等性能的重要因素。为了解决比相计的分辨率和检测速度之间的矛盾,采用比相方法进行了测量原理、应用特点及局限性的理论分析,给出了相应的解决方案。结果表明,基于现场可编程门阵列的整周期采样可以提高自相关方法的测量精度,混频过零检测方法可以提高测量速度。     

应用形态学的自适应门限干扰检测算法

该文针对通信信号中背景噪声复杂的问题,应用数字形态学的信号预处理方法,能较好地滤除背景噪声;又由于单一门限值难以实现对不同宽度干扰的检测,提出一种应用形态学自适应门限的干扰检测算法。此算法首先对信号谱线进行功率谱估计,然后利用形态学的方法进行预处理,再根据信号功率谱的分布情况,选取不同的门限值,实现门限的自适应,为检测不同占有用信号带宽大小的窄带干扰提供了有效的方法。该文提出的方法不会受噪底变化的影响,计算量小,复杂度较低,适用于星上卫星通信的实时频谱监测。经过Matlab仿真实验得出,当采用结构元素长度为25的扁平型结构元素时,通过形态学中的膨胀预处理方法以及自适应门限可以得到检测效果比传统的连续均值去除算法(CME)算法有6dB以上的提升。