一种应用于全数字锁相环的时间数字转换器设计

设计了一个应用于全数字锁相环的时间数字转换器(TDC).该时间数字转换器具有两种工作模式——粗量化和细量化.为了提高细量化模式的测量范围,TDC采用1-bit decision-select结构和游标门控环形振荡器(Vernier GRO)构成其两级量化单元.通过在Vernier GRO中使用一种新型结构的比较器,消除了用SR触发器做比较器时对测量范围的制约,也提高了GRO设计的灵活性.在TSMC 0.13μm工艺,1.2 V电源电压和40MHz采样速率下,仿真结果表明本设计的TDC在粗量化模式下具有不小于25ns的测量范围,在细量化模式下有效分辨率和测量范围分别为30ps,1.8ns.     

线性运算放大器输入动态范围探析

从线性运放的开环传输特性，提出了最大虚零输入电压，导出了闭环运放的输入动态范围     

一种高线性的CMOS低噪声放大器结构

采用TSMC0.35μmCMOS工艺,设计了一个5.7 GHz可用于无线局域网的低噪声放大器,电路在采用单端共源共栅结构的基础上为改善线性度而引进低频陷波网络(Low-frequency-trap Net-work),用ADS软件仿真与优化.仿真结果表明,在电源电压1.5 V情况下,噪声系数NF为1.22 dB,输入反射系数S 11为-15 dB,反向隔离性能S12为-32.9 dB,增益S21为17.8 dB,三阶交截点IIP3为 12.7 dBm,功耗为8 mW.     

低功耗、高线性CMOS可编程放大器

针对接收机前端中可变增益放大器需要高线性处理大信号的问题,分析了使用源极退化电阻以及跨导增强电路的放大器线性度;设计了使用改进型跨导增强电路的放大器。它具有更强的跨导增强能力,同时减小了输入M O S管跨导由于漏源电压变化产生的非线性失真。提出了一种对称的可变电阻结构,它降低了M O S管开关带来的非线性。仿真结果表明,放大器在3.3V电源电压下直流功耗为1.5mW,在1~10MH z带宽、3~24 dB增益范围内,差分输出信号峰峰值为3.3V时,总谐波失真低于-60 dB。     

一种简单实用的线性光隔离放大器

本文介绍由运算放大器ＬＭ３５和光电耦合器４Ｎ２组成的光隔离线性放大器，及其调整方法。     

一种结合高精度TDC的快速全数字锁相环

针对传统全数字锁相环锁相周期长、时间数字转换电路量化误差较大等问题,提出了一种在高分辨率时间数字转换器的基础上能够快速锁相的全数字锁相环.本设计提出的相调模块将量化的相位差还原成时间序列,并在状态机的控制下加入到重构信号中,从而能够在检测到相位差之后的最多两个输入参考时钟周期内使相位一次性对齐,锁相时间控制在0.72μs之内;设计的上升沿检测电路能够在重构与参考信号同频时,准确地检测两者上升沿是否同时到来并给出相应的使能信号,从而在锁相时关闭时间数字转换电路,大大降低了电路的功耗;优化了多时钟多相位的时间数字转换器粗量化的计算方法,提高了粗量化速度,增大了计数器位宽,扩大了测量范围,并且量化误差控制在0.25ns之内.最后完成了整体设计的RTL级建模及仿真,结果证明,该全数字锁相环具有锁相速度快、量化精度高、稳定性好、功耗低、输出频率便于调整等特点.     

同轴腔CARM放大器的线性分析

从同轴腔回旋自谐振脉塞(CARM)放大器的回旋动力学理论入手,详细分析了各参量对同轴腔 CARM放大器的线性增益的影响。通过数值模拟,发现该器件的线性增益及输出功率对同轴腔的外半径和 电子导引中心半径以及加速电压的变化非常敏感,而对腔体内半径的变化并不敏感。由数值模拟可知,器件 的线性增益能达到294．96 dB／m。     

应用于全数字锁相环的时间数字转换器设计

采用标准0.18 μm CMOS工艺,设计了一种应用于全数字锁相环中检测相位差大小的时间数字转换电路（TDC）.针对传统TDC电路的不足,通过加入上升沿检测电路,扩大计数器位宽,使得TDC电路不仅能完成时数转换的基本功能,而且提高了时数转换的准确性,扩大了测量范围.该设计完成了RTL级建模、仿真、综合及布局布线等整个流程.仿真结果表明,该TDC电路工作正常,在1.8V电源电压下,功耗为10 mW,能达到的分辨率约为0.3 ns,版图尺寸为255 μm×265 μm.     

精细数控放大器的设计

描述了一种可数字精细控制增益放大器的结构和设计方法,它可以用高分辨率电流型D/A转换器和运算放大器实现,调试容易,外接元件少,可以方便地和计算机接口.放大器增益的线性好、精度高,既可放大又可衰减,动态范围达100dB以上.阐述了放大器的工作原理,给出了采用AD7547和OP37的设计实例,讨论了放大器的频率响应及其增益分配等.     

一种高性能低功耗两级全差分运算放大器设计

分析并设计了一种高速、高增益、低功耗的两级全差分运算放大器.该运算放大器用于高速高精度模数转换器中.运算放大器第一级采用增益自举cascode结构获得较大的直流增益,采用2个新的全差分运算放大器替代传统的4个单端运算放大器作为增益自举结构.该放大器采用SMIC 0.18μm CMOS工艺设计,电源电压1.8 V,直流增益125 dB,单位增益带宽300 MHz(负载3 pF),功耗6.3 mW,输出摆幅峰峰值达2 V.     

接收机线性动态范围的分析与设计

论述了接收机线性动态范围的理论,并对接收机非线性失真产生的原因及其对整个系统所产生的影响进行分析.介绍1 dB压缩点、三阶截点和三阶互调三个最常用的接收机线性度衡量指标.结合工程实际,给出了接收机线性动态范围的设计方法和扩大系统动态范围的方法.     

一类线性变换的值域分解

在一个多项式可分解为多个互素的多项式的基础上,对一类线性变换的值域分解问题进行研究,得到了线性空间中关于这一类线性变换的值域分解定理,进一步阐明了它在线性空间分解中的作用,获得或推广现行相关的结果.     

关于一般线性群上的数值域

作为一般线性群上数值域的代表,文中讨论了集合G_C(A)={trCP~(-1)AP|P∈GL_n}的无界性。     

扩大线性的葡萄糖氧化酶电极

利用控制酶的固定量和使用外层膜等手段,限制底物葡萄糖的扩散,制备了扩大响应线性范围的葡萄糖氧化酶电极.考察了酶电极上酶的不同固定量及外层膜组成比对线性响应的影响.结果显示:葡萄糖氧化酶的固定量20 μg,外层膜组成比V(TMOS)∶V(H2O)∶V(甲醇)=0.1∶0.1∶0.5时,制备的酶电极对葡萄糖响应的线性范围为8.0×10-5～1.2×10-2 mol/L,线性范围扩大了2～3倍.     

CMOS图像传感器LVDS驱动器电路设计

为解决在2． 5 V 供电下的LVDS( Low Voltage Differential Signaling) 驱动器处理1． 2 V 数字信号时,由于传统电平转换电路性能较差,且易产生误码的问题,设计了一款应用于CMOS ( Complementary Metal Oxide Semiconductor) 图像传感器芯片的LVDS 接口电路,该芯片中数字电路采用1． 2 V 供电,LVDS 驱动器使用2． 5 V供电。笔者提出两种电平转换电路方案,用于解决该问题。方案1 将1． 2 V 数字信号进行电平转换,再使用D 触发器对转换后的信号进行采样,从而避免误码的产生; 方案2 使用迟滞比较器作为电平转换电路。设计采用TowerJazz 65 nm CMOS 工艺进行流片验证。经过测试,两种方案均有效地解决了LVDS 驱动器误码的问题。     

用MATLAB优化计算差动变压器的线性范围

经对差动变压器线性范围的理论分析，认为影响差动变压器线性范围的关键因素是：差动变压器轴向磁场的磁感应强度，而差动变压器轴向磁场的磁感应强度受初级线圈的长度和平均半径、衔铁的长度和半径、初级激励电压等因素影响。采用MATLAB对影响差动变压器轴向磁场的磁感应强度的各个因素进行了模拟设计计算，选定了优化参数并制作差动变压器。实验证明，优化后制作的差动变压器线性范围合乎设计要求，用MATLAB计算分析差动变压器线性范围的方法可行。     

A Highly Linear Low-Voltage Source-Degeneration Transconductor Based on Unity-Gain Buffer

A complementary metal oxide semiconductor (CMOS) transconductor based on a high performance unity-gain buffer driving the degeneration resistor was used to obtain a highly linear voltage-to-current conversion with considerable reduction of the supply voltage. Simulations show that the transconductor using an 0.18-μm standard CMOS process with a 1.2-V supply voltage has less than ?80 dB total harmonic distortion (THD) for a 1-MHz 0.4-V_p-p differential input signal. The third-order intermodulation is less than ?63 dB for 0.25 V_p-p differential inputs at 1 MHz. The DC power consumption in the transconductor core is 240 μW. This topology is a feasible solution for low voltage and low power applications.     

基于描述函数法的直线增程器动力学模型极限环分析

基于一个简化的直线増程器动力学模型,运用描述函数法在频域对直线増程器的极限环进行研究.以描述函数表示直线増程器动力学模型的非线性部分,利用描述函数和线性部分频率响应函数的图像对系统极限环的存在性、数量和稳定性进行了分析,进而求出极限环的近似频率和振幅.同时研究了直线増程器关键运行参数对极限环的频率、振幅和相对稳定性的影响.最后,以一样机的试验数据对分析结果进行试验验证.研究结果表明,在适当的系统参数下,直线増程器在物理约束范围内存在唯一的稳定极限环;喷油量和电磁力负载对极限环的频率和振幅都有影响;极限环的幅值与其相对稳定性存在关联.     

辨识Wiener模型的两步法

本文利用稳态和动态信息提出了一种辨识Ｗｉｅｎｅｒ模型的新方法一两步法。该方法利用阶跃输入信号获取非线性增益的强一致性估计；利用不同幅值的周期脉冲输入信号获取线性子系统脉冲响应函数的强一致性估计。该方法具有辨识精度高和计算简单等优点，最后的仿真结果说明了该方法的有效性和实用性。