在ASIC设计中的功耗分析与优化设计

分析了 ＣＭＯＳ数字专用集成电路功耗的来源,给出了半定制数字专用集成电路功耗的计算方法以及功耗优化设计的方法。     

ASIC设计中测试矢量产生与验证

介绍了ASIC设计过程中测试矢量的产生与验证步骤，包括激励编写规划、波形检查、测试矢量的获得以及测试矢量的验证。     

基于ASIC均衡器的研究与设计

考虑当前的数字电视系统的发展现状,提出一种可供数字电视系统使用的均衡器设计方法.设计了一种基于ASIC的用于QAM解调信号的LMS自适应均衡器,此均衡器采用线性自适应算法中的最小均方算法(LMS),其结构由线性横向滤波器和抽头系数更新模块组成.能为数字电视系统提供可靠性和灵活性,同时也缩短了设计周期,提高其抗干扰能力和信道利用率.     

SPI控制器的ASIC设计与实现

介绍了SPI控制器的基本原理,详细阐述了该控制器的设计思路,重点介绍了主控模块和收发模块的架构。在用Verilog语言实现整个设计的基础上,运用ModelSim进行了功能仿真,利用SMIC0．13μm工艺库和SYNOPSYS的DesignCompiler对其综合。经过FPGA验证,确保该控制器作为一个独立的IP核可嵌入到ASIC系统中。     

Buffering global interconnects in structured ASIC design

Structured ASICs present an attractive alternative to reducing design costs and turnaround times in nanometer designs. As with conventional ASICs, such designs require global wires to be buffered. However, via-programmable designs must prefabricate and preplace buffers in the layout. This paper proposes a novel and accurate statistical estimation technique for distributing prefabricated buffers through a layout. It employs Rent's rule to estimate the buffer distribution required for the layout, so that an appropriate structured ASIC may be selected for the design. Experimental results show that the buffer distribution estimation is accurate and economic, and that a uniform buffer distribution can maintain a high degree of regularity in design and shows a good timing performance, comparable with nonuniform buffer distribution.     

红外焦平面非均匀性校正ASIC芯片设计

提出了一个基于ASIC的红外焦平面非均匀校正解决方案。首先介绍了改进的定标及校正算法,并对校正效果进行了验证。改进后的算法对存储单元的需求与原先相比大大减小,因此十分适合ASIC实现。然后介绍了芯片的架构和控制结构,最后介绍了芯片的实现。该芯片采用0.25 μm工艺,对减小探测器系统体积,提高探测器系统的稳定性和可靠性有很大的帮助。     

FPGA与ASIC之兼容设计

为了利用FPGA和ASIC设计各自的优点,很多设计首先通过FPGA来实现,再根据需求转换成ASIC实现,同时更多的ASIC设计为了降低风险和成本,在设计过程中会选择使用FPGA进行功能验证。这就需要设计能在两者之间互相转换,怎样使电路设计以最快的速度、最小的代价来满足这一转换,本文提出了一些兼容设计方法,并进行了分析,最后给出了兼容设计实例,设计实践表明这些设计方法对FPGA与ASIC的兼容设计是行之有效的。     

一种基于噪声的真随机数发生器的ASIC设计与实现

提出了一种应用于密码系统的硬件随机数发生器的ASIC实现,即通过振荡采样把相位噪声转变为随机数.为了使输出平稳,在输出级设计了异或链和伪随机网络.理论研究和仿真测试证明,该方案能生成分布均匀、彼此独立的随机信号.经制版流片后,芯片在1 MHz时钟下输出满足随机性测试的串行随机数.     

SDH系统帧同步的研究与ASIC实现

介绍了SDH系统中的帧同步器的设计思想,依据ITU-T关于SDH技术体制的建议,分析并计算了STM-1帧同步器的几个重要参数,选择了合适的帧同步码组.并在此基础上,采用ASIC设计方法设计实现了用于SDH系统的STM-1的并行帧同步器,并进行了仿真模拟.     

环绕立体声处理ASlC中并行乘法器的设计与实现

介绍了环绕立体声处理ASIC设计中的基于多路选择器结构的并行乘法器设计原理及实现方法,这种并行乘法器适合四级指令流水线结构的处理器对声音信号的实时处理。其结构规则,有利于VLSI设计实现并且提高了设计效率。使用VHDL语言描述并进行综合和仿真。结果表明,其占用硬件资源较省,工作频率可达47.2MHz,满足声音信号实时处理要求。     

STM-1/STM-4段开销处理ASIC设计

介绍了光同步数字体系中用于STM-1/STM-4模式下段开销处理专用集成电路的设计，重点分析了设计方面的难点并给出了相应的解决方案，实验证明所设计的电路稳定可靠。     

离散子波分解的专用芯片设计及CPLD实现

子波变换是信号处理和图像压缩等诸多领域中一个非常有效的数学分析工具。日前,其实现方式多为软件编程。本文针对子波变换与滤波器组的关系,在卷积滤波、下二采样过程中,将数据按一定规律重排,用复杂可编程逻辑器件(CPLD)设计了一种专用芯片(ASIC)可完成离散子波分解,具有一定的实用价值。     

三模冗余在ASIC设计中的实现方法

星载计算机系统处于空间辐照环境中,可能会受到单粒子翻转的影响而出错,三模冗余就是一种对单粒子翻转有效的容错技术。通过对三模冗余加固电路特点的分析,提出了在ASIC设计中实现三模冗余的2种方法。其一是通过Syno—psys的综合工具DesignCompiler对原设计进行综合,然后修改综合后的门级网表再次综合;其二是直接建立采用三模冗余加固的库单元。     

采用标准单元法的ASIC设计实例

ASIC设计方法可分为全定制和半定制两种。其中，半定制是一种约束性设计方式。目前广泛采用的半定制设计方法包括门阵列ASIC、标准单元ASIC和可编程逻辑芯片设计。文章主要针对后端工作，通过一个控制芯片的设计实例，介绍标准单元法的设计过程及重点步骤，并简单介绍了标准单元库的建立。     

摩托车发动机电子进角点火专用集成电路设计原理

本文论述了摩托车发动机点火提前角调整专用集成电路CM403的设计原理,并着重分析了它的进角特性。     

一种低复杂度DDFS的设计与ASIC实现

提出了一种基于ROM结构的直接数字频率综合器(DDFS)的实现算法和实现结构.采用三角函数分解法,降低了其对ROM的需求;并对电路进行优化设计,采用简单的移位相加,节省了乘法器,从而降低了整个电路的复杂度.用标准Verilog HDL实现整个DDFS;采用SMIC 0.18μm CMOS工艺库进行设计和实现.经仿真测试,该方法输出的频谱杂散大于60 dBc,仅需344位的ROM,工作频率可达100 MHz.整个DDFS的芯片面积为300μm×350μm.可满足大多数无线通信系统的要求.     

一种大规模高频率ASIC的正向设计

论述了一种大规模、高频率ＡＳＩＣ的正向设计过程中所遇到的问题,主要包括在综合过程 由于硬件描述语言形式的限制使得加约束比较困难,因而难以满足时序要求;另外,在布局布线过程中由于电路规模大且有许多高扇出信号而引起的较大互连线延迟,给出了解决问题的对策     

FPGA在ASIC设计流程中的应用

本文介绍了FPGA器件在ASIC芯片开放中的应用,通过仿ASIC的FPGA在系统验证板在实际硬件环境中的验证可以弥补ASIC设计流程中仿真的不足,通过该验证也可以加快ASIC设计且降低由于逻辑问题所造成ASIC开发中的成本损耗。     

数字阵列雷达数字下变频器ASIC芯片设计

数字下变频器主要是实现数字中频／射频信号到基带信号的变换,广泛应用于通信和雷达的数字化接收机设计中,多通道可编程DDC由于在小型化以及通道一致性方面的优势,也成为新型全数字阵列雷达数字T／R组件设计中的一个关键技术。文中介绍了具有完全自主知识产权的四通道可编程数字下变频器ASIC芯片的前端设计,包括芯片系统结构设计、各子模块设计（NCO／CIC滤波器／HB滤波器／FIR滤波器）,给出了基于VerilogHDI。语言设计的综合与仿真结果,以及基于SMIC0．18μm库的综合结果。     

低压CMOS模拟与数字混合ASIC—瓦斯报警电路设计与制造

本文介绍一种单电源电压小于3V的低压CMOS模拟与数字混合ASIC——瓦斯报警电路的设计,并给出制造工艺的主要数据。本电路根据我厂的现有设备和工艺,采用正向设计,一次流片即获成功,批量生产重复性好。模拟线路的技术指标和数字线路的功能均达到预期的使用要求,3V工作时的驱动电流可达15mA。