大规模集成电路测试技术

本文主要介绍了在大规模集成电路中,必须考虑的电路测试技术的一些设计方法,同时论述了对集成电路芯片功能测试的实现以及用计算机系统对芯片测试的方法。     

半导体大规模集成电路的测试原理及方法

文章使用c 程序语言控制测试设备,对封装好的芯片进行直流特性测试、功能测试以及交流特性测试。测试工程中被测芯片的收率和产品流转周期是产业效益两大要素,所以当测试产品出现不良时最关键的就是要找出不良发生在封装工程的哪道工序,以便及时有效地对被测芯片进行不良分析,提高产品收率和产品效益。     

大规模集成电路与现代生活

大规模集成电路,通常称:“集成块”,也许你对它比较陌生,其实生活中你和它打交道的机会实在是太多了。计算机、电视机、手机、网站、取款机…、··数不胜数的电子产品,样样都离不开大规模集成电路,而这还只是它应用中的一小部分,除此之外在航空航天、星际飞行、医疗卫生。交通运输、武器装备等许多领域,几乎都离不开大规模集成电路的应用,当今世界,说它无孔不人并不过分。     

一个MOS集成电路的逻辑提取程序LEXTOR

集成电路CAD版图验证可从掩膜版图中提取电路图,从而与原设计的电路图直接比较或进行电路模拟.应该注意到,随着电路规模的增大,其电路模拟和比较的时间和空间要求变得难于被接受,因此提出了将电路图转换成逻辑图,以便在高层次上更有效地进行逻辑模拟和与原设计逻辑图的比较,LEXTOR(Logic Extractor)实现了这一设想. LEXTOR在算法上作了新的探索.(1)借鉴形式语言学理论,发展了一种统一的MOS门电路的组合生成及识别方法,即通过句法分析完成门电路的提取.若出现新结构的门电路,只需相应增加一些新的规则,而不必更改整个程序,克服了现有的拓扑同构法和路径搜索法在通用性方面的局限性.(2)研究和归纳了触发器拓扑结构的一些性质,独     

CMOS集成电路中MOS管匹配特性分析

目的研究CMOS集成电路中MOS管匹配特性。方法通过分析MOS管在饱和区和线性区的工作方程,分别推导了引起MOS管电压、电流失配的因素,并分析对MOS管匹配特性的影响。结果系统地提出一些进行MOS管匹配设计的方法及应该采取的版图设计规则。结论可作为CMOS集成电路设计提供必要的理论依据。     

大规模集成电路数传调制解调器及其应用

本文给出了大规模集成电路芯片Ａｍ７９１０内部电路组成，叙述了用Ａｍ７９１０芯片组成的异步通信用数传调制解调器（ＭＯＤＥＭ）的工作原理、特点及其应用。该ＭＯＤＥＭ用于移频键控（ＦＳＫ）信号的调制与解调，其工作符合Ｂｅｌｌ１０３，２０２和ＣＣＩＴＴＶ，２１，２３建议。其传输速率可分别为３００ｂｉｔ／ｓ，６００ｂｉｔ／ｓ，１２００ｂｉｔ／ｓ。当速率为３００／ｂｉｔ时，可工作于两线或四线全双工，在６００ｂｉｔ／ｓ和１２００ｂｉｔ／ｓ时，四线制可全双工工作，二线制为半双工工作。     

大规模集成电路原图图形的最小划分

本文给出LSI原图图形划分成最小矩形数的公式,并为这样的划分提出改进的算法。     

甚大规模集成电路的符号分析与简化

20世纪80所代末，随着对模拟设计自动化工业需求的增加，人们重新对符号分析产生了兴趣。符号分析是依照符号参数来计算线路的行为或特性的。符号分析是由像旋转树枚举方法、信号流图方法这样的逻辑方法首先采用的。它是建立在给定电路的拓朴结构基础上的。本书涉及了适用于无源寄生线性网络和有源模拟线路的建模及简化的符号方法，回顾了经典的符号分析方法，介绍了有源模拟电路互连简化及建模的最新进展。     

大规模集成电路导电薄膜的织构效应

利用Ｘ射线技术检测了普通工艺和改进工艺制备的内联导电铝膜的织构。分析表明，高体积量且锋锐的｛１１１｝面织构可以大幅度降低大规模集成电路芯片的失效率，讨论了失效的原因及｛１１１｝织构的有利作用，指出了新一代内联导电铜膜相应织构问题的重要性。     

大规模集成电路可测性设计及其应用策略

随着集成电路的规模不断增大，集成电路的可测性设计正变得越来越重要．综述了可测性设计方案扫描通路法、内建自测试法和边界扫描法，并分析比较了这几种设计方案各自的特点及应用策略．     

计算机辅助大规模集成电路仿制设计系统

本项研究成果已于1990年11月30日由国家教委主持通过了技术鉴定。与会专家对复旦大学电子工程系完成的这一系统,给予了充分的肯定。他们认为,该系统是根据我国实际情况设计的,是实现我国大规模及超大规模集成电路从完全仿制逐步向自行设计过     

K式结构大规模组合逻辑集成电路

本文提出一种面向计算机的组合逻辑电路构构K——式结构和一种G-K式变换法理论,並以例子说明:(1)它能对既定功能的逻辑电路进行分析並在此基础上开发出新的功能; (2)采用K式结构的电路,在设计其主功能时也能同时设计其他希望得到的附加功能; (3)能使用微计算机实现K结构电路拉辑功能切换等等。     

高速大规模集成电路网络的快速部分高斯消元仿真方法

提出了一种时域内含互连线的高速非线性大规模集成电路网络的快速部分高斯消元仿真方法.将电路分析改进节点导纳矩阵方程的导纳矩阵[Y]中含有非线性电路元件贡献的行移到最上方的位置,由于线性元件对[Y]矩阵的贡献不随时间变化,因此在每个时间采用点上只需对[Y]最上方的几行实施高斯消元法.应用实例表明,部分高斯消元仿真方法具有速度快、精度高和功能强的显著优点     

高速大规模集成电路网络的快速部分高斯消元仿真方法

提出了一种时域内含互连线的高速非线性大规模集成电路网络的快速部分高斯消元仿真方法。将电路分析改进节点导纳矩阵方程的导纳矩阵〖Ｙ〗中含有非线性电路元件贡献的行移到最上方的位置,由于线性元件对〖Ｙ〗矩阵的贡献不随时间变化,因此在每个时间采用点上只需对〖Ｙ〗最上方的几行实施斯消元法。应用实例表明,部分高斯消元仿真方法具有速度快、精度高和功能强的显著优点。     

利用可编程序台式电子计算机进行MOS集成电路的设计

本文报导利用可编程序台式电子计算机设计MOS集成电路的一种方法,其中包括:阈电压、反相器的直流与瞬态特性以及饱和MOS负载反相器的设计程序,计算时采用了简化的模型,并把计算结果与实验数据进行了比较。     

结合奇偶测试的大规模集成电路征兆测试

征兆测试是一种高效简捷的电路测试方法。该文提出一种适用于大规模集成电路的测试方法——组合征兆测试法。利用这种方法,测试者可以通过穷举输入组合,使奇偶测试和征兆测试相结合,共同解决对大规模集成电路故障测试的难题。主要思想是:首先通过被测电路的奇偶性判断该电路的征兆测试法的可测性,对征兆测试法不可测的电路,引入高阶征兆测试的思想,使其成为高阶征兆测试法可测电路。结果表明:该方法在提高可测性的同时,还提高了电路征兆测试的测试效率和故障覆盖率。通过对一些基准电路和常用电路的测试验证了该方法的实用性。     

提高MOS中小规模集成电路管芯成品率的几点措施

本文报导了提高MOS中小规模集成电路管芯成品率的研究结果.单片管芯成品率最高达到67.9%,批量管芯成品率最高达到57.3%,平均管芯成品率稳定在37.5%～49.2%之间.     

用于MOS功率集成电路的VVMOS和NMOS相容技术研究

本文介绍了VVMOSFET和NMOSFET单片集成时阈值电压容差的理论估算和工艺试验结果,二者符合得较好.结果指出,即使用常规工艺制造技术把VVMOS功率晶体管相容集成到NMOS电路中去亦是可能的.