基于DSP的多进制正交码扩频系统

本文介绍了一种基于ＤＳＰＴＭＳ３２０Ｃ２５的多进制正交码扩频系统，该系统可以对２．４ｋｂｉｔ／ｓ和１６ｋｂｉｔ／ｓ数据进行扩频。文中讨论了其实现的关键技术。     

基于定点DSP的Turbo码译码器实现

在介绍了一种改进的Max—Log-MAP译码算法基础上．讨论了与定点DSP实现译码算法相关的量化精度、溢出处理及数据存储等几个问题,并采用VC5409实现了（13．15）8Turbo码译码器．经测试．其性能接近浮点译码性能．     

一种低开销双二元turbo译码器设计

设计一种低开销双二元turbo译码器,提出了一种能够适应滑动窗算法的交织器结构,通过与传统方案中的交织器联合使用,大大降低了交织与解交织过程所需要的存储单元.同时将取模归一化(modulo normalization)技术运用到双二元turbo译码器加比选(ACS)模块的设计上,缩短了关键路径的延时,提高了时钟频率和吞吐量.采用FPGA对译码器进行了验证,提出的译码器和传统的译码器相比,存储资源节省12%,和使用存储器存储交织/解交织地址的译码器相比,存储资源节省97%.     

基于双模turbo码的自由空间光通信系统特性分析

在自由空间光通信(FSO)系统中,大气信道的信噪比(SNR)特性对系统的通信性能影响很大,提出了双模turbo码的编码方案.从研究大气对自由空间光通信系统的影响出发,在分析了大气信道特性后建立了大气信道信噪比和能见度的关系,详细阐述了双模turbo码的编码、译码原理.应用建立的大气信道的信噪比关系,仿真分析了大气信道的信噪比和大气能见度的关系和两种编码条件下自由空间光通信系统的误码率(BER).结果表明,对于一个实用的无线光通信系统,在要求系统的误码率低于10-5时,基于双模turbo码的系统所要求的信道信噪比比基于普通turbo码的系统的要求低1 dB.因此在相同的信噪比条件下,相对于普通turbo码,双模turbo码能有效降低系统的误码率.     

一种改进的Turbo码结构设计及DSP实现

针对传统Turbo码在高码率场景下的错误平层问题,以及通信数据链项目中更大的码率范围需求,研究了增强型Turbo码方案和并行译码算法。采用咬尾码结构解决了译码错误平层问题,设计了更低码率的编译码器结构,以满足更低的码率范围,并取得了0.4～0.6 dB的误码率（Bit Error Ratio,BER）性能提升。最后结合并行译码算法和数字信号处理器（Digital Signal Processor,DSP）(TMS320C668)优化技术,对译码器的定点实现进行了优化,使译码计算取得了2.6～3.7的加速比。仿真和项目验证表明该设计具有良好的性能和较高的工程实践价值。     

高性能通用DSP译码器设计

高性能通用数字信号处理器译码器是连接指令集与运算单元的关键部件。它的输入数据是指令行的二进制机器码,输出是运算部件的所有控制信息、数据通道的所有控制信号和数据等。本文针对高性能通用数字信号处理器的特点,详述了译码器的硬件RTL设计实现过程,并给出了仿真实验结果。     

一种新型的turbo码LOG-MAP译码算法

给出了一种新型的turbo码LOC-MAP译码算法，相对于传统的LOG-MAP译码算法，主要有两点创新。其一，对于LOC-MAP算法中的校正函数采用三阶Newton插值函数拟合，相对于分段线性函数拟合，省去了查找表过程和查找表的存储；其二，相对于传统的单滑动窗口技术，采用双滑动窗口技术，对于前向递归和后向递归分别采用滑动窗口技术，同时采用预处理技术，这样显著地提高了译码速度。     

短波FH/DQPSK系统中分组turbo码的性能分析

本文基于短波跳频（FH）系统的特点，对短波FH/DQPSK系统中分组trubo码的性能进行了分析，并给出了平均误码上限的数学表达式。数值模拟的结果表明，采用分组turbo码编码的FH/DQPSK系统，在短波慢瑞利衰落的信道下，当译码迭代数为4次，SNR=6.8dB时，可使系统的误码率降到10^-5左右。     

OFDM系统中基于定点DSP的LDPC译码器仿真与实现

对译码算法进行了简化，实现了基于TMS320C6416定点DSP的LDPC译码器，结果表明，使用简化算法能有效降低译码复杂度，降低成本。提高译码速度和数据吞吐率。     

移动通信系统中RS码编译码器的DSP实现

介绍了具有强大的纠错能力的RS码及最小重量译码的基本原理,并对RS(15,9,3)码的最小重量译码算法在DSP中的实现进行了初步探索.运行结果表明,该编译码器具有高速、可靠、灵活等诸多特点,已广泛应用于移动通信系统中.     

3G系统中Turbo译码改进及DSP实现

由于Turbo码优异的纠错性能,使其在第三代移动通信系统中倍受重视。为了解决Turbo码存在的译码复杂度大、译码延时长的缺点,在分析已有的Max-Log-Map码译码算法基础上,针对DSP的特点进行改进,提出加入滑动窗和改进的归一化度量算法,在保证译码性能的前提下,大大降低其运算复杂度,并将滑动窗的方法用于译码模块,极大的减少了存储空间。     

Turbo译码器的log_MAP算法及其实现

首先讲述了Turbo编译码的原理,然后主要对Turbo译码的最大后验概率(MAP)算法演化而来的可实现的log_MAP译码算法进行了研究。最后讨论了log_MAP算法在数字信号处理器(DSP)中的实现。     

串行Turbo译码器窗口二分法改进与FPGA实现

提出了一种比滑动窗算法更为有效的窗口二分法,该算法在相同译码参数情况下比滑动窗时序节省更多的时间,同时消除了滑动窗时序所带来的码性能下降,将该算法应用于串行译码中,通过Matlab仿真,并用Vefilog语言硬件化,在Xilinx公司的XC3S 1500 FPGA上实现.结果表明,该算法降低了译码时延,并保证了码性能.     

WCDMA标准中Turbo码译码的DSP实现

介绍了Motorola公司新一代定点数字信号处理芯片MSC8101的特点,以及Turbo码译码在MSC8101上的实现技术。     

Turbo码的编译码器及性能分析

介绍Turbo码的编译码器和迭代译码器的结构 ,并分析Turbo的性能     

Turbo码高速译码器设计

Turbo码具有优良的纠错性能,被认为是最接近香农限的纠错码之一,并被多个通信行业标准所采用。Turbo码译码算法相比于编码算法要复杂得多,同时其采用迭代译码方式,以上2个原因使得Turbo码译码器硬件实现复杂,而且译码速度非常有限。从Turbo码高速译码器硬件实现出发,介绍Turbo码迭代译码的硬件快速实现算法以及流水线译码方式,并介绍利用Altera的Flex10k10E芯片实现该高速译码器硬件架构。测试和仿真结果表明,该高速译码器具有较高的译码速度和良好的译码性能。     

帧长可配置Turbo码编译码器的设计与实现

针对固定帧长Turbo码灵活性和适应性差的缺点,提出了一种帧长可配置的Turbo码编 译码器的FPGA实现方案,可以由用户根据数字通信参数设计要求自行改变交织深度, 以使译码性能与信息速率达到最佳平衡。采用“自上而下”的设计思想和“自下而上” 的实现流程相结合的方法,对Turbo码编译码系统进行模块化设计,优化调试后下载配置到X ilinx公司的Virtex-2 Pro系列中。测试结果表明,该设计具有良好的移植性和通用性,为T urbo码在不同环境下的应用建立了统一平台。     

滑动窗在Turbo码解码系统中的应用及改进

Ｔｕｒｂｏ码是近年提出的一种性能优越的信道编码,它在编码时采用并行的系统反馈卷积码（ｒｅｃｕｒｓｉｖｅ ｓｙｓ－ｔｅｍａｔｉｃ ｃｏｎｖｏｌｕｔｉｏｎａｌ）编码器,解码时则主要采用ＭＡＰ（ｍａｘ ａ ｐｏｓｔｅｒｉｏｒ）算法。在本文中,笔者尝试将滑动窗（ｓｌｉｄｉｎｇ ｗｉｎｄｏｗ）技术运用到Ｔｕｒｂｏ码的解码过程中,以减少Ｔｕｒｂｏ码的解码延迟,并在此基础上提出了一种改进方案,在模拟中获得了较好     

改进Turbo码译码器硬件实现的方法

简要描述了基于Log-MAP译码算法的MAP译码器结构,介绍了几种改善其硬件实现结构的途径:选择合理的计算顺序和进行适当简化方法;引入了滑动窗方法;给出了通过改变数据存储结构来减小存储器的大小的方法。分析了改进方法对译码性能和实现的影响。