基于电子温度效应的SiGe、SiGeC异质结晶体管的基区渡越时间模型

提出了SiGe和SiGeC异质结晶体管基区渡越时间的一种闭式物理模型,该模型考虑了电子温度效应.计入薄基区内强电场(该电场源起于Ge,C元素的掺杂)引起的电子温度变化,得到的基区渡越时间值与漂移-扩散模型有所不同.随着Ge含量的增加,两者的差别不能再忽略.     

Si1－ZGeZ基区杂质和Ge组份分布对HBT基区渡越时间的影响

在Ｓｉ１－ＺＧｅＺ基区ＨＢＴ中，Ｇｅ组份Ｚ缓变（进而能隙缓变）产生自建电场，基区杂质浓度向发射极侧的减小产生了阻滞电场，基区杂质浓度向集电极侧的减小产生了加速电场．文中研究了这些电场对基区渡越时间的影响．研究结果表明，随基区发射极侧杂质浓度的不同，因阻滞电场而产生的延迟时间占基区总渡越时间的４０％～８０％．同时还发现，选用无阻滞电场产生的基区杂质分布，采用大的Ｇｅ组份线性缓变和利用集电结空间电荷区电子速度过冲效应，可望得到截止频率大于１００ＧＨｚ的Ｓｉ１－ＺＧｅＺ基区ＨＢＴ     

Si1—zGez基区杂质和Ge组份分布对HBT基区渡越时间的影响

在Ｓｉ１－ｚＧｅｚ基区ＨＢＴ中，Ｇｅ组份Ｚ缓变产生自建电场，基区杂质浓度向发射极侧的减小产生了阻滞电场，基区杂质浓度向集电极侧的减小产生了加速电场。文中研究了这些电场对基区渡越的影响，研究结果表明，随基区发射极侧杂质浓度的不同，因阻滞电场而产生的延迟时间占基区总渡越时间的４０％￣８０％。同时还发现，选用无阻滞电场产生的基区杂质分布，采用大的Ｇｅ组份线性缓变和利用集电结空间电荷区电子速度过冲效应，可     

fT为13.5?GHz的平面结构SiGe异质结双极晶体管的研制

利用多晶硅发射极技术与分子束外延生长SiGe基区技术相结合,研制成适于集成的平面结构、发射结面积为3?μm×8?μm的SiGe异质结双极晶体管(HBT)。室温下该晶体管的直流电流增益β为30到50,基极开路下,收集极-发射极反向击穿电压BVCEO为5?V,晶体管的截止频率fT为13.5?GHz。     

电子温度对SiGeHBT基区渡越时间的影响

讨论了采用能量传输模型时的SiGeHBT基区电子温度分布,以及电子温度对基区渡越时间的影响．计算结果表明：基区电子温度呈现明显的不均匀分布,从发射极侧到集电极侧逐渐增大;电子温度分布主要由基区Ge分布决定,而基区掺杂对电子温度的影响不大．考虑基区电子温度分布时基区渡越时间减小,在较大的Ge分布梯度下,电子温度对基区渡越时间的影响不可忽略．     

电流加速方法评价SiGe HBT的热载流子效应

利用电流加速方法（FCSAM;E－B结反偏、C－B结正偏应力）对0.35um BiCMOS工艺SiGe HBT的热载流子效应可靠性进行了评价研究。研究结果表明,随应力时间的增加,SiGe HBT电流放大系数逐步退化,相比传统的电压加速退化方法（OCSAM：E－B结反偏）试验,FCSAM显著缩短了实验时间。     

场效应管和双极型晶体管复合特性的分析及应用

用场效应管和双极型晶体管组成的复合管具有互补的特性．本文分析比复合管的特性，并举例说明其应用．     

双极晶体管的新的1/f 噪声参数

文中引入一个新的描述1/f 噪声的重要参数β_H,并给出了双极晶体管1/f 噪声的实验结果。通过对结果的分析比较提出了三个论点:(1)单用 Hooge 参数α_H 不能恰当地反映1/f 噪声的大小,而用α_H 同载流子扩散时间τ_d 的比值比较合适;(2)收集极1/f 噪声电流谱的大小可用转换频率 f_c 来表示,即有 S_(Ic)(f)-S_(Ic)(∞)=2eI_cf_c/f;(3)转换频率 f_c 决定了1/f 噪声的大小;而 fc 仅由噪声参数β_H 所决定。     

硅赝异质结双极晶体管的电学参数性能分析

具有重掺杂基区和中等掺杂发射区的硅赝异质结双极晶体管，其能带结构类似于真实异质结双极晶体管的能带结构。本文研究了硅赝质结双极晶体管的电流增益，截止频率和基区电阻等电学参数性能及其与温度的关系。并指出了硅赝异质结双极晶体管在低温下应用的潜力。     

SiGe/Si异质pn结的反向C-V特性研究

对SiGe/Si异质pn结的反向C-V特性从理论和实验上进行了研究,建立了SiGe/Si异质pn结的反向C-V特性灰色系统GM(1,1)模型,模型与实验数据符合良好,精确度较高.     

Fabrication of high quality strained SiGe on Si substrate by RPCVD

In this study,the growth kinetics of SiGe in a reduced pressure chemical vapor deposition system using dichlorosilane(SiH2Cl2) and germane(GeH4) as the Si and Ge precursors were investigated.The SiGe growth rate and Ge content were found to depend on the deposition temperature,GeH4 flow and reactor chamber pressure.The SiGe growth rate escalates with increasing deposition temperature,while the Ge content is reduced.The SiGe growth rate accelerates with increasing GeH4 flow,while the Ge content increases more slowly.According to the experimental data,a new relationship between Ge content(x) and F(GeH4)/F(SiH2Cl2) mass flow ratio is deduced:x2.5/(1x) = nF(GeH4)/F(SiH2Cl2).The SiGe growth rate and Ge content improve with increasing reactor chamber pressure.By selecting proper precursor flows and reactor pressure,SiGe films with the same Ge content can be fabricated at various temperatures.However,the quality of the SiGe crystals is clearly dependent on the deposition temperature.At lower deposition temperature,higher crystalline quality is achieved.Because the growth rate dramatically drops with lower temperatures,the optimum growth temperature must be a compromise between the crystalline quality and the growth rate.X-ray diffraction,Raman scattering spectroscopy and atomic force microscopy results indicate that 650°C is the optimum temperature for fabrication of Si0.75Ge0.25 film.     

薄基区异质结晶体管的负阻特性与分析

采用分子束外延方法生长了8 nm基区的InGaP-GaAs双异质结材料,研制成具有负阻特性的异质结晶体管．该晶体管可以集成在高速高频的数字逻辑电路中,大大减少了器件数目．讨论了薄基区负阻异质结晶体管的负阻特性及其物理机制．器件负阻特性的产生与其结构密切相关,包括导带势垒尖峰和基区宽度负反馈效应．推出了物理公式,并且使用PSPICE模拟软件建立了电路模型．模拟结果符合制作器件的测量结果．     

SiGe沟道SOI结构混合模式晶体管的设计与模拟

提出采用SiGe沟道SOI结构混合模式晶体管（SiGe SOI BMHMT）构成适合在低电压下工作的新型集成电路，该电路比CMOS电路具有更大的电流驱动能力和更好的性能，对不同导电类型的SiGe SOI BMHMT、SiGe SOI MOSFET、SOI BMHMT和SOI MOSFET器件进行了工艺模拟和器件模拟，结果表明，SiGe SOI BMHMAT由于应变SiGe层中空穴迁移率的提高，阈值电压降低。存在衬底栅极和横向双极晶体管，使得其驱动电流比其他结构器件的驱动电流明显提高。