一种新型级联∑△调制器系统结构

针对传统高阶级联∑△调制器结构电路复杂和对运算放大器的增益和线性度要求较高的缺点,提出了一种新型的2-3两级5阶多位量化器级联EA调制器系统结构.该结构的第1级采用2阶多位量化器的低失真∑△调制器结构,减小了运算放大器的非线性有限增益对调制器性能的影响.第2级采用信号传递函数等于单位增益的单环3阶∑△调制器,而不是传统级联结构中1阶或2阶∑△调制器,降低了电路的复杂程度.系统仿真结果表明:在最大增益为70 dB的非线性运算放大器增益、±0.2%的随机数模转换误差的非理想条件下,该调制器的最大信号噪声失真比能够达到95 dB.     

一种新型高阶两通道时间交织ΣΔ调制器系统结构

为了减小两通道时间交织∑Δ调制器中通道之间系数失配引起的折叠噪声,提出了一种新型的高阶两通道时间交织∑Δ调制器的系统结构.通过在传统噪声传递函数(NTF)中增加一个奈奎斯特频率处的零点,得到了一种新的NTF.新增的零点减小了NTF在高频处的幅值,从而能够减小两通道时间交织调制器结构中由于系数失配引起的折叠噪声.以实现新NTF的单通道单环4阶3位前馈分布型∑△调制器结构为原型,利用多抽样率系统和块数字滤波器基本原理,得到其对应的两通道时间交织系统结构.在两个通道的系数存在1%的失配条件下,调制器的信号噪声失真比只降低了3.1 dB,这表明系数失配对该调制器的性能影响很小.     

一种新型的级联Sigma-Delta调制器的建模设计

文章提出了一种新型的级联Sigma-Delta调制器。传统的级联Sigma-Delta调制器需要数字逻辑部分来抵消第1级的量化噪声,数字部分与模拟电路之间的不完全匹配将造成误差泄露。为此,有学者提出了Sturdy-MASH(SMASH)Sigma-Delta调制器以及DNC-SMASH Sigma-Delta调制器来解决误差泄露问题。该文基于上述方法对二阶Sigma-Delta调制器进行了改进,提出了一种新型的两级级联结构,使二阶调制器和额外的一位量化器级联,以此提高调制器的噪声整形。文中分析了非理想因素包括积分器中运放的有限直流增益对信噪比的影响。采用Matlab Simulink对该调制器进行建模仿真,结果表明,在过采样率为256、输入信号带宽为20 kHz时,调制器的信噪比达到114.4 dB,精度高达18.16位。     

一种双采样38-μ W92-dB8-kHz带宽ΣΔ调制器

提出了一种应用于助听器的单环3阶开关电容ΣΔ调制器,采用双采样技术通过提高过采样率来改善调制器的性能,详细分析了双采样中电容失配的影响.为进一步降低功耗,OTA采用了class-AB结构,并对后级的运放进行了缩放.采用栅压自举技术消除了低压下CMOS开关的开通电阻由于栅源电压变化而引起的非线性问题.整个调制器过采样率128.后仿结果表明,在SMIC 0.13μm CMOS MIX Signal工艺下,输入信号为2 kHz时该调制器在8 kHz信号带宽内,达到了92 dB的信噪失真比.在1 V电源电压下功耗仅为38μW.核心版图面积为0.25 mm2.     

一种用于助听器的1-V 110-μW 105.5-dB 20-kHz CT-ΣΔ调制器

设计了一种应用于助听器的4阶连续时间单环单比特量化ΣΔ调制器.采用有源RC积分器实现连续时间前馈环路滤波.通过采用2级AB类放大器同时实现了低电压下积分器的低功耗和大电压输出摆幅.提出了用固定延时锁存比较结果的方法,消除了由量化器的信号相关延时带来的负面影响.调制器采用中芯国际0.13μm工艺,通过仿真显示,在20kHz信号带宽和128倍过采样率条件下,调制器的信号噪声失真比可以达到105.5dB.在1V电源电压下,调制器功耗仅为110μW.     

基于MATLAB的ΣΔ调制器的比较与研究

在数字产品日益增长的今天,ΣΔADC的角色越来越重要,其充分利用现代VLSI高速、高集成度的优点,已经是现代实现高精度转换器的主流方向。基于MATLAB对同阶级联结构的ΣΔ调制器进行了仿真与比较,研究结果表明2-2及2-1-1结构的ΣΔ调制器,虽然阶数相同,传递函数相同,但是2-1-1结构的量化信噪比比2-2结构的量化信噪比要小。     

一个0.9 V电源电压16位300 μW音频ΣΔ调制器

设计了一个应用于0.9 V电源电压,精度达16 bit,功耗仅为300μW的音频ΣΔ调制器.调制器采用了前馈单环三阶结构,以降低整个调制器的功耗;并采用时钟自举电路以实现低电压下CMOS开关的良好导通.芯片采用SMIC 0.18μm一层多晶六层金属工艺进行设计和仿真,芯片核心部分面积为0.7 mm×0.66 mm.后仿真结果显示该调制器在20 kHz的音频信号带宽范围内信噪比可达93 dB.     

一种新型高阶两通道时间交织∑△调制器系统结构

为了减小两通道时间交织∑△调制器中通道之间系数失配引起的折叠噪声,提出了一种新型的高阶两通道时间交织∑△调制器的系统结构．通过在传统噪声传递函数（NTF）中增加一个奈奎斯特频率处的零点,得到了一种新的NTF．新增的零点减小了NTF在高频处的幅值,从而能够减小两通道时间交织调制器结构中由于系数失配引起的折叠噪声．以实现新NTF的单通道单环4阶3位前馈分布型∑△调制器结构为原型,利用多抽样率系统和块数字滤波器基本原理,得到其对应的两通道时间交织系统结构．在两个通道的系数存在1％的失配条件下,调制器的信号噪声失真比只降低了3．1dB,这表明系数失配对该调制器的性能影响很小．     

一种新型高阶两通道时间交织∑△调制器系统结构

为了减小两通道时间交织∑△调制器中通道之间系数失配引起的折叠噪声，提出了一种新型的高阶两通道时间交织∑△调制器的系统结构．通过在传统噪声传递函数（NTF）中增加一个z=-1的零点，得到了一种新的NTF．新增的零点减小了NTF在高频处的幅值，从而能够减小两通道时间交织调制器结构中由于系数失配引起的折叠噪声．以实现新NTF的单通道单环4阶3b前馈分布型∑△调制器结构为原型，利用多抽样率系统和块数字滤波器基本原理，得到其对应的两通道时间交织系统结构．在两个通道的系数存在1％的失配条件下，     

一种使用基于∑Δ分频的频率合成器的GMSK调制器

从调制器的基本结构出发 ,讨论了采用间接调制方法来产生 GMSK信号的原理 ,分析了这种新型调制器的性能 ,给出相应的设计方法 ,并给出相应的仿真结果。     

一种使用基于∑Δ分频的频率合成器的GMSK调制器

从调制器的基本结构出发，讨论了采用间接调制方法来产生GMSK信号的原理，分析了这种新型调制器的性能，给出相应的设计方法，并给出相应的仿真结果。     

一种新型级联码

提出一种由Turbo与纠正多个随机错误的循环码构成的新型级联码,旨在用纠正多个随机错误的循环码纠正Turbo不能纠正的错误,进一步降低误码率.仿真结果表明:信噪比超过一定值后,此级联码的误码率明显低于传统的Turbo码.     

一种新型的∑△调制器行为级设计方法

介绍了一种新型的∑△调制器行为级设计方法.它分别设计∑△调制器噪声传输函数的零极点,并运用噪声功率增益作为稳定性参量来判断所设计的噪声传输函数的稳定性;同时,论文中还给出了物理实现调制器的内部积分器实现的方法,并推导出了通用∑△调制器状态变量缩放的解析公式.     

一种基于前馈网络的素数Sigma Delta〖WT〗调制器优化设计

Sigma Delta调制器是小数分频锁相环(Phase Locked Loop, PLL)中的关键模块,其噪声整形效果直接影响PLL的输出杂散、频率精度等性能.已有调制器均不能同时解决输出序列周期短、输出小数值无法覆盖0到1以及输出存在误差问题.针对这些问题,提出了一种新型的、基于前馈网络的素数调制器结构,使调制器的输出序列周期在任何输入值和初始值下都能达到M3,比传统调制器增大约M2/2倍,解决了已有调制器的输出序列周期短的问题,其中M为比2n0小的最大素数,n0为调制器中加法器的位数.提出的调制器还保证了输出小数值能够覆盖0~1、输出无误差.仿真结果表明,得益于输出序列周期更长,提出的调制器比已有的调制器更能有效去除输出量化噪声功率谱中的毛刺,噪声整形性能更接近理想调制器.     

一种新型MSK调制器的设计

通过分析传统MSK调制器的原理，从中找出了调制器系数间更直接的依赖关系，从而提出了一种新的MSK调制器模型，该模型与传统的模型相比结构简单，实现容易，在可靠性及实时性方面都有所提高。     

新型电光调制器

介绍了目前光纤通信中的电光调制器的原理、结构和应用.目前半导体调制器的研究日趋成熟,性能不断改善.微环型调制器和有机聚合物材料的调制器逐渐成为人们研究的热点.     

一种通用的可编程双模分频器

提出了一种通用的可编程双模分频器,电路主要由3部分组成:9/8预分频器,8位可编程计数器和ΣΔ调制器构成。通过打开或者关断ΣΔ调制器的输出来实现分数和整数分频两种工作模式,仅用一个可编程计数器实现吞脉冲分频器的功能。9/8预分频器采用提高的TSPC动态触发器实现,而可编程分频器和调制器采用数字综合后布局布线的方法实现。基于SMIC0.18μm1.8V电源CMOS工艺的SpectreVerilog仿真表明:它能在分频比56-2047范围内工作,最大工作频率大于2GHz,消耗的电流小于4mA,适合应用在高性能的频率综合器中。     

一种新的ΣΔ内部DAC实现方案

提出了一种基于电流模技术的动态元件匹配方案,用以实现ΣΔＡＤＣ中内部多位数－模转换器（ＤＡＣ）。为减少由于ＣＭＯＳ工艺中的非理想因素引起的电路失配,基本ＤＡＣ单元设计采用精密电流拷贝电路,采用动态元件匹配的设计思想,选择一阶动态平均权重（ＤＷＡ）算法进行选通电路的设计,对各基本ＤＡＣ单元进行动态选通,将元件之间的失配误差转换为高频噪声分量。这些高频分量在ΣΔＡＤＣ单元进行动态选通,将元件之间的失本     

级联放大器噪声因子公式的推导及一种新颖的理解方式

对放大器而言,噪声因子是最重要的技术指标之一,尤其是低噪声放大器。加强对噪声因子的理解,有助于优化放大器的噪声因子,提高放大器的性能。文中对级联放大器噪声因子公式作了详细的推导,并提出了一种新颖的理解方式。