超高频RFID标签的数字电路设计

在研究读写器和射频标签通信过程的基础上,结合EPC C1G2协议以及ISO/IEC18000-6协议,采用VHDL语言设计出一种应用于超高频段的射频标签数字电路.对电路的系统结构和模块具体实现方法进行了描述.基于0.18 μm CMOS工艺标准单元库,采用EDA工具对电路进行了前端综合和后端物理实现.给出的仿真结果表明该电路符合协议要求,综合后的电路规模约为11000门,功耗约为35 μW.该电路可应用于超高频段的各种RFID标签的数字部分.     

UHF RFID标签基带处理器的低功耗设计

随着超高频RFID标签的应用越来越广泛,在提高其性能上的需求也越来越迫切.对于无源标签,工作距离是一个非常重要的指标.要提高工作距离,就要降低标签的功耗.着重从降低功耗方面阐述了一款基于ISO18000-6 Type C协议的UHF RFID标签基带处理器的设计.简要介绍了设计的结构,详细阐述了各种低功耗设计技术,如动态控制时钟频率、寄存器复用、使用计数器和组合逻辑代替移位寄存器、异步计数器、门控时钟等的应用.结果证明,这些措施有效地降低了功耗,仿真结果为在工作电压为1 V,时钟为2.5 MHz时,功耗为4.8 μW;目前实现了前三项措施的流片,测试结果表明工作电压为1 V,时钟为2.5 MHz时,功耗为8.03 μW.     

超高频无源RFID标签的一些关键电路的设计

本文针对超高频无源RFID标签芯片的设计,给出了一些关键电路的设计考虑。文章从UHFRFID标签的基本组成结构入手,先介绍了四种电源恢复电路结构,以及在标准CMOS工艺下制作肖特基二极管来组成倍压电路的解决方案。然后针对电源稳压电路,提出了串联型和并联型两种稳压电路。文章针对ASK包络解调电路,提出了新的泄流源的设计。最后,文章介绍了启动信号产生电路的设计考虑。     

低功耗UHF频段RFID标签数字基带电路

通过对UHF频段EPC Global Class1 Generate2协议进行分析,详细论述了符合协议要求的被动式无源射频身份识别(RFID)标签的数字电路系统方案,并提出了一种新颖的、针对RFID标签的数字基带低功耗电路。在0.18 μm CMOS工艺环境下,使用Synopsys工具对电路进行前端综合和后端物理实现,同时对电路的功耗进行了简要的分析。仿真及测试结果表明,该标签数字基带电路功能符合协议要求。     

集成温度传感器的无源超高频标签芯片设计

设计了一种集成温度传感器的无源超高频射频识别(UHF RFID)标签芯片。通过采用阈值补偿及分级供电的方式,有效的提高了能量转化电路的效率;通过采用正负两种温度系数电流求和的电路结构,得到近似零温度系数的参考电流。采用固定频率时钟驱动的计数器对源自振荡周期随温度变化时钟的信号采样计数的方式计算测量环境温度,由于两个振荡器电路完全对称,从而避免了工艺因素的影响。芯片在TSMC 0.18μm Mix-signal/RFCMOS工艺进行流片,测试结果显示,芯片最远识读距离达到7.5米,在-40℃~+55℃温度范围内,温度测量误差最大不超过2℃。     

金属表面超高频RFID印刷标签天线设计

为满足对金属表面物体智能识读的应用需求,设计了一款可用于金属表面的超高频RFID电子标签天线,使用时将标签贴合在厚度仅为5mm的泡沫介质上,然后置于金属表面,利用金属表面作为自身反射板增加了天线的读取距离。整个天线的面积大小为95mm×45mm,标签的最远读取距离可达4．5m。同时由于表面印刷结构的采用,使得整个标签成本低廉、易于批量生产。     

带新解调结构的UHF RFID标签低功耗模拟前端设计

基于ISO/IEC 18000-6C协议,对UHF无源电子标签模拟前端中的ASK解调电路、整流器、稳压电路等进行低功耗设计。解调电路中微分电路的加入扩大了解调电路工作范围,在解调电路近距离工作时,可以更有效地解调。整流电路采用了零阈值MOS管代替肖特基二极管,降低芯片成本。整流稳压电路可稳定地为芯片供电,供电电压2 V,建立时间仅为25μs。电路采用SMIC 0.18μm 2P4M CMOS工艺进行流片,芯片面积720μm×390μm。测试得到模拟前端整体工作电流仅2.4μA,标签工作距离大于7 m。     

用于超高频标签芯片的低功耗高稳定时钟电路

提出一种适用于无源超高频射频识别(UHF RFID)标签芯片的时钟产生电路。电路使用N型金属-氧化物-半导体(NMOS)栅极电压取代了复杂的比较器电路作为比较电平,精简了电路结构,降低了电路功耗,减小了版图面积;使用二极管方式连接的NMOS管作温度及工艺补偿感应管,利用其栅压变化控制充放电电流,使其在不同工艺角下,当温度在较大范围内变化时,均能实现输出频率稳定。采用中芯国际0.18 μm工艺进行仿真验证,结果表明：当电源电压为1 V,基准电流为130 nA时,电路功耗仅为447 nW;在工艺角由ss变化到ff的过程中,输出频率偏差不超过2.43%,;温度在-40~90 ℃范围变化时,输出频率偏差小于0.99%,适合无源射频识别标签芯片使用。     

低压低功耗无源UHF RFID标签芯片模拟前端电路的设计

本文从设计符合EPCTM C1G2协议的超高频无源射频识别标签芯片的角度出发,对RFID标签芯片模拟前端电路进行设计.通过对各个关键电路的功耗与电源进行优化,实现了一个符合协议要求的低电压、低功耗的超高频无源RFID标签芯片的模拟前端.该UHF RFID标签模拟前端设计采用SMIC 0.18 μm EEPROM CMOS工艺库.仿真结果表明,标签芯片模拟前端的整体功耗控制在2.5 μW以下,工作电源可低至1 V,更好地满足了超高频无源射频识别标签芯片应用需求.     

超高频RFID标签芯片射频电路的分析与测试(英文)

提出了一种应用于超高频(Ultra high frequency,UHF)射频识别(Radio frequency identification,RFID)标签芯片的射频测试技术。针对UHF RFID标签芯片射频电路的特殊工作方式,该技术可对芯片的输入阻抗和灵敏度进行准确测量,并同时完成芯片功能验证。与传统的RFID标签芯片射频测试技术相比,文中的方案利用商用阅读器和可调衰减器代替了高端或RFID专用测试设备,因此极大降低了测试成本。利用该测试方案,对已开发的UHF RFID标签芯片进行了测试与验证,并利用测试结果完成了折叠偶极子天线设计以实现芯片与天线之间的阻抗匹配。将芯片与天线组装成无源标签,其灵敏度可达-10.5 dBm。实验结果证明了该方案的正确性。     

适于UHF RFID标签芯片的高性能电源恢复电路

针对ISO 18000-6C标准,提出一种双电压输出稳压电路,有效降低了整体芯片功耗。基于Cadence Spectre设计仿真平台和TSMC 0.18μm CMOS混合信号工艺进行设计并流片。在-20℃～80℃温度范围内,工艺角从ff到ss变化,仿真得到整流电路的能量转换效率(PCE)为29.88%,稳压电路的温度系数为2.4×10-5/℃,电源噪声抑制比(PSRR)为91.4dB@10Hz和34.5dB@10MHz。同时对芯片进行测试,标签可以工作的最低输入射频功率为-9.5dBm,此时整流效率可达23.1%,稳压高低两路电压输出分别稳定在1.8±0.1V和1.0±0.05V,芯片面积约为0.166mm2。     

小型化低剖面UHF RFID抗金属标签天线设计

针对超高频抗金属射频识别(RFID)标签的小型化和低剖面需求,提出了一种可用于金属表面的超高频RFID标签天线,其尺寸为50 mm×20 mm×0.9 mm。该设计采用CST MWS软件进行建模仿真,分析了嵌入式馈电结构尺寸变化和矩形开槽尺寸变化对标签天线输入阻抗的影响,并调整相应参数以达到标签天线输入阻抗与芯片阻抗的共轭匹配。实测结果表明,标签天线输入阻抗与芯片阻抗匹配良好,在910 MHz处有最大实测阅读距离为4.3 m,且具有小尺寸和低剖面,可应用于物流、医疗、零售等多种领域的金属场景。     

一种宽频带UHF RFID标签天线的研究与设计

文章以宽频带UHF RFID标签天线的设计为研究对象,设计并仿真了一款工作在920MHz的电子标签天线。天线的尺寸为80mm 44mm,在反射系数-24dB的带宽可达160MHz,方向性比较好。同时标签天线结构简单,采用的制作材料也很大降低了其生产成本。     

A compact low-power UHF RFID tag

In this paper, the design of an ultra-low-power UHF RFID tag is introduced. The system architecture and the communication protocols are chosen to operate with the minimum requirements possible from the RFID tag. By moving most of system functionality to the RFID reader side, the circuit requirements of the RFID tag circuits are relaxed. Supply voltages for both analog and digital parts are chosen carefully for minimum power consumption. The RFID tag is designed in standard digital 0.13 μm CMOS technology. Simulations results of the main blocks are shown. The power consumption of the chip is only 1 μW, and the chip area is only 0.14 mm×0.23 mm.     

新型RFID阅读器接收电路设计

射频识别（RFID）系统,由于其智能、快速、耐久、记忆容量大等优点,拥有广阔的应用发展前景。主要研究了UHF频段RFID阅读器接收电路的设计,分析了其零中频接收电路结构,解决了由RFID系统自身特殊性所带来的零点问题和直流漂移,最终通过仿真验证了该电路结构的可行性。