应用 M IS 时序部件设计一般时序电路

本文提出把可同步激励的MSI时序部件当作一个多功能的复杂存储元件使用,并对计数型MSI与移位型MSI分别给出了它们的次态方程与激励表.此外,提出了应用这两种MSI时序部件设计一般时序电路的状态安排规则及设计程序.讨论表明,这种设计方法在本质上相当于对专用MSI时序部件的基本工作时序进行时序修改.     

三值T门组合网络自动综合的理论和算法

利用具有补运算三值格代数系统和三值T代数系统的基本运算和主要性质,提出了基于三值逻辑函数简化不相交积之和形式的三值T门组合网络自动综合的一些理论问题和算法,并给出了应用实例.利用CMOS管电路实现了三值T门模块和应用实例中的三值T门组合网络.HSPICE仿真实验验证了所设计的三值T门组合网络逻辑功能正确,表明该算法是有效的.该方法易实现三值T门组合网络的自动综合.     

KdV-Burgers方程新的复合孤波解

利用扩展的双曲正切函数法和Riccati方程的几个特解，借助于计算机代数系统Maple，获得了KdV-Burgers方程新的复合孤波解．     

模代数与普通代数的关系

本文提出了模代数中的取模和退模运算，并且在此基础上指出了模代数系统和普通代数系统的反演关系，对普通代数系统也作了重新的认识，最后简略地提出了它们的一些应用.     

一种新型的具有可变散列输出的Hash函数

给出一种具有可变散列输出的Hash算法.该算法可以把任意长的消息散列成160,192,224或256比特的消息摘要.算法采用了分段式非线性码字扩展方案,通过整数帐篷映射拉伸与折叠的非线性本质实现消息的非线性扩展,将整数帐篷映射与传统的逻辑函数相结合,作为压缩函数迭代过程的非线性部件,具有较为理想的混淆与扩散特性.压缩函数内部采用了并行迭代结构,有利于软硬件高速并行实现.     

关于检验与消除竞争冒险的完整代数分析

以往对组合电路中竞争冒险的分析均基于输出函数对某跳变变量的二项分解形式，由于该分解式中忽略了与跳变变量无关的项，这种分析是有局限性的，作者考虑了该第三项的存在并给出了有关竞争冒险的完整代数分析。     

H-余模代数的Morita context

设H是Hopf代数,A是右H余模代数.首先构造了一种Smash积A#H*#H，然后利用群象元素建立A#H*#H、A#H*、之间的Morita context.并用它研究A#H*#H与A之间的一些联系.从而推广了CohenM和Fishman D关于模代数的Morita context.同时也给出构造Morita context的新方法.     

基于拟群的伪随机序列周期研究

基于拟群的非线性伪随机序列在密码学中有着重要的应用,尤其是周期长的非线性伪随机序列,但该序列的拟群目前只能通过计算机做统计实验的方法得到.笔者从理论上给出了周期增长率高的拟群的代数与组合特征以及其构造方法.     

有向图及其路代数

本文研究有向图d的几何性质和其路代数K(a)的代数性质之间的关系，给出有向图B.的路代数K(})是Goldie代数、局部代数、刃一链模代数的充要条件.     

蜕化三值逻辑及其应用

本文提出一种蜕化代数系统，并证明了该系统可以用二值逻辑电路实现.设计实例表明，在某些领域，基于该代数系统设计.1}二值逻辑电路具有电路结构简单、冗余态少等特点.而这些问题用传统的二值代数系统是无法解决的.     

有限自动机的一种 M IS 实现方法

本文在 M SI计数器逻辑功能描述的基础上,提出了利用状态触发矩阵及状态转 移矩阵求取各输入函数的解析方法.该方法适宜于计算机编程操作,因此可方便地用于多输 入多状态有限自动机的综合     

布尔函数的c导数及其在组合电路故障检测中的应用

提出了布尔函数c导数的定义和性质,并给出了部分性质的证明. 在此基础上,提出了求解“或”搭接及“与”搭接故障测试矢量的2个定理. 通过实例讨论了布尔函数c导数在组合逻辑电路故障检测中的应用.所提出的c导数是对布尔函数的布尔导数和e导数研究的补充与完善.     

基于布尔偏导数的组合电路双故障检测的新方法

分析了布尔偏导数与布尔差分的关系，给出了基于布尔偏导数的组合电路双故障测试集的方程，引入了奇集合的概念．在此基础上提出了基于布尔偏导数的组合电路双故障检测的新方法．实例表明该方法具有思路清晰、操作简单及易于掌握的优点．     

门级电路自动测试向量生成技术原理

集成电路的飞速发展使得测试的难度不断增加,而ATPG技术在测试向量产生方面具有重要的意义,本文对该技术的发展及其所采用的方法进行了系统地介绍和分析.针对门级的组合电路和时序电路的ATPG方法具有许多相似之处,但也同时存在各自的特点,在文中,对这两类电路的方法进行了仔细的比较、区分.     

基于混合技术的时序电路等价性验证

时序电路的等价性验证比组合电路更复杂,尤其是状态变量多的电路;一种有效方法是通过寄存器匹配,将部分时序电路验证转化为组合电路验证问题,降低验证的复杂度.因此,提出了一种结合多种方法的时序电路等价性验证算法,该算法结合随机仿真、局部BDD、寄存器匹配以及状态遍历.算法中的随机仿真和寄存器匹配技术能对寄存器作快速匹配,局部BDD技术减少了内存爆炸的可能,状态遍历可对电路进行最后的输出验证.实验结果表明：此算法能更快对电路进行验证.     

基于一位全加器三变量逻辑函数的查表综合

通过对1个一位全加器3个输入端不同的组合，可以实现与门、或门、非门、同或门及异或门，因此全加器在数字逻辑电路中有着重要的作用．本文在介绍全加器的基础上提出了用查表法设计基于一位全加器实现任意三变量函数的组合电路和时序电路．在与传统的与非门／或非门的比较中，它显示了优势．     

基于集成移位寄存器的扭环形计数器自启动设计

分析了扭环形计数器工作时的状态转换过程,分析了集成移位寄存器的逻辑功能,提出了用集成移位寄存器74LS194构成扭环形计数器的一些新的设计方案,即移位寄存器的状态变化在右移移位或并行输入符合右移规律的数码、反馈实现取反循环移位的基础上,对任何一位触发器的激励函数进行逻辑修改,可实现扭环形计数器自启动设计.所述方法的创新点是提出了MSI集成移位寄存器改变应用方向的逻辑修改方法.