一种用于软件无线电的接收机射频前端电路设计与实现

设计了一种用于软件无线电的射频前端电路,该电路可工作于短波、超短波频段（3～89MHz）。电路将天线接收的信号经过前端滤波、AGC、放大处理后,将输出信号稳定到2V,直接送给下级进行A/D采样及基带处理。设计的核心是宽带AGC电路,采用了一种级联VGA的形式,较大地提高了AGC电路的动态范围和线性范围。经过硬件实测,该接收电路灵敏度能够达到-90dBm,动态范围为70dB,并且具有线性度高、噪声系数小等特点。     

应用于GSM/EDGE零中频接收机的CMOS射频前端

介绍了一个零中频接收机CMOS射频前端,适用于双带(900MHz/1800 MHz)GSM/EDGE;E系统.射频前端由两个独立的低噪声放大器和正交混频器组成,并且为了降低闪烁噪声采用了电流模式无源混频器.该电路采用0.13 μm CMOS工艺流片,芯片面积为0.9 mm×1.0 mm.芯片测试结果表明:射频前端在90...     

RFID发射前端的零中频电路设计

软件无线电技术增强了射频识别（RFID）系统的信号处理能力及兼容性,而零中频的设计思想进一步简化了射频前端结构。然而射频前端依然发挥着不可替代之重要功能,若在设计中将其地位置于软件子系统之下往往会恶化整体性能。本文对基于零中频技术的RFID射频发射前端进行了必要的理论分析,在此基础上,按照性能指标要求对系统进行了预增益仿真和谐波平衡仿真,以此作为模块选型和优化的依据,最后完成了射频前端设计。仿真结果表明,各项指标较为理想。     

一种2.4GHz SiGe全集成射频前端电路

基于0.18μm SiGe工艺设计了一款2.4 GHz全集成射频前端电路.该射频前端包含了四个单刀开关、一个功率放大器(PA)和一个低噪声放大器(LNA).基于联合设计的思路,该电路只有一个输入管脚和一个输出管脚,低噪声放大器的阻抗匹配网络与功率放大器阻抗匹配网络一同在片上完成.该芯片工作电压为3.3 V,在接收模式时,该射频前端的增益为13.5 dB,噪声系数为2.8 dB,静态工作电流为5.1 mA;在发射模式时,该射频前端的功率增益为25.4 dB,饱和功率为24.3 dBm,最大PAE为30.8%,输出20 dBm功率时频谱满足802.15.4协议要求.该射频前端无需片外元器件即可实现50Ω的输入输出匹配.     

CDMA射频前端低噪声放大器电路设计研究

文章归纳了射频前端低噪声放大器电路设计中的若干问题，逐一探讨了解决问题的方法。基于有关处理，结合CDMA2000基站中射频低噪声放大器电路的设计要求，完成了实际电路的设计。通过仿真，进一步分析了相关问题处理方法的有效性。     

C波段CMOS射频前端电路设计与实现

设计了一款工作在C波段(4.2 GHz)的CMOS射频前端电路,电路包括低噪声放大器和Gilbert型有源双平衡混频器.其中低噪声放大器采用共源和共栅放大器方式,实现了单端输入到差分输出的变换;而混频器的输出端采用电感负载形式.电路采用SMIC 0.18μmRF工艺实现,测试结果表明,混频器的输出频率约为700 MHz,电路的功率增益为24 dB,单边带噪声指数为8 dB,在1.8 V工作电压下,电路总功耗为36 mW.     

一种2.4GHz多模块集成CMOS射频前端芯片

为提升无线通信终端中射频模组的集成度、降低终端的实现成本,基于0.18μm CMOS工艺设计了一款2.4 GHz射频前端芯片,片上集成射频功率放大器(PA)、射频低噪声放大器(LNA)、射频开关、基准源电路及数字控制电路,PA和LNA的阻抗匹配网络均采用片上元件实现.测试结果显示,接收模式下,芯片的增益为11.2 dB,输入\\输出回波损耗分别为-5.8 dB及-21.1 dB,IIP3为3.9 dBm;发射模式下,芯片增益达26.8 dB,输入\\输出回波损耗分别为-21 dB及-14.2 dB,输出1 dB压缩点为23.5 dBm,峰值PAE达24%.本芯片对于2.4 GHz ISM频段通信系统具备一定的应用价值.     

一种低噪声高线性度射频前端电路设计

介绍了超高频接收系统射频前端电路的芯片设计。从噪声匹配、线性度、阻抗匹配以及增益等方面详细讨论了集成低噪声放大器和下变频混频器的设计。电路采用硅基0.8μm B iCM O S工艺实现,经过测试,射频前端的增益约为18 dB,双边带噪声系数2.5 dB,IIP 3为+5 dBm,5 V工作电压下的消耗电流仅为3.4 mA。     

一种新型超高频射频识别射频前端电路设计

设计了一种低功耗高线性度的新型超高频射频识别射频前端电路.在LNA的设计中,通过在输入端采用二阶交调电流注入结构以提高线性度,在输出端采用开关电容结构以实现工作频率可调;在混频器的设计中,在输入端采用同LNA相同的方法以提高线性度,而在输出端采用动态电流注入结构以降低噪声.该电路采用0.18μmCMOS工艺,供电电压为1.2V,仿真结果如下:输入阻抗S11为-23.98dB,IIP3为5.05dBm,整个射频前端电路的增益为10dB.     

一种宽带零中频收发前端设计

针对数字相控阵雷达通道数众多,而零中频架构具有小体积、低成本的优势,介绍了一种宽带零中频收发前端的设计。该方案采用了ADI公司的宽带正交调制器ADL5375作为发射上变频器,宽带正交解调器ADL5380作为接收下变频器,以AD9862的发射路径和接收路径分别作为DAC和ADC。经过硬件软件的测试,幅相不平衡约在0.22 dB/10.2°,镜像抑制比达8.343 dB。各功能模块性能良好,可以作为适合FPGA通用的宽带零中频收发前端平台。     

一种宽带零中频接收前端的设计

设计了一种宽带零中频解调接收前端,用于实现无人机通信系统高集成度和简化电路方案等。零中频接收前端在925～2 175 MHz载波频段上直接解调10 Mb/s码速率的偏移四相相移键控调制信号,适用于L、S频段的数据传输链路系统。零中频接收电路在10 MHz带宽时,动态增益范围可达到76 dB,射频信号接收灵敏度为-74 dBm。     

带自动增益控制的射频前端在CMMB U/V频段接收器中的应用

-本篇文章提出一种带自动增益控制(AGC)和数字控制射频可变增益放大器(RFVGA)的射频前端结构。这种前端结构是应用在中国移动多媒体广播(CMMB)直接下变频接收器中的。RFVGA提供了50dB的增益范围,每一步增益变化为1.6dB。所采用的AGC策略可以改善在CMMB系统中很关键的邻道信号抑制。射频前端由低噪声放大器(LNA), RFVGA,混频器(mixer), 以及AGC 组成。在LNA工作在低增益模式,RFVGA工作在中等增益模式时,射频前端的输入三阶交调点(IIP3)可以达到4.9dBm;当LNA与RFVGA都工作在最高增益模式时,射频前端的双边带噪声系数(NFdsb)低于4dB。本文所展示的射频前端采用0.35μm BiCMOS 工艺制作,电源电压3V,消耗电流25.6mA。     

An RF front-end with an automatic gain control technique for a U/V band CMMB receiver

This paper presents a fully integrated RF front-end with an automatic gain control(AGC) scheme and a digitally controlled radio frequency varied gain amplifier(RFVGA) for a U/V band China Mobile Multimedia Broadcasting(CMMB) direct conversion receiver.The RFVGA provides a gain range of 50 dB with a 1.6 dB step. The adopted AGC strategy could improve immunity to adjacent channel signal,which is of importance for CMMB application.The front-end,composed of a low noise amplifier(LNA),an RFVGA,a mixer and AGC,achieves an input referred 3rd order intercept point(IIP3) of 4.9 dBm with the LNA in low gain mode and the RFVGA in medium gain mode,and a less than 4 dB double side band noise figure with both the LNA and the RFVGA in high gain mode.The proposed RF front-end is fabricated in a 0.35μm SiGe BiCMOS technology and consumes 25.6 mA from a 3.0 V power supply.     

一种宽带接收射频前端设计与实现

本文设计了一种超外差架构的超宽带接收射频前端,工作频段覆盖400MHz~2000MHz,接收增益50dB,噪声系数小于6dB,中频输出频率70MHz,输出1dB压缩点大于18dBm,输出三阶交调节点大于30dBm,瞬时态范围大于55dB,测试结果和仿真结果基本一致,符合设计预期.     

2.4GHz带片上非平衡变压器射频前端的设计与优化

本文介绍了一种工作在2.4GHz频段的低功耗、低噪声、高线性射频接收机前端电路,该接收前端电路使用新型的带三种增益模式的LNA,并提出一种新的片上非平衡变压器优化技术。前端电路采用了直接变频结构,使用片上非平衡变压器实现低噪声放大器与下变频混频器之间的单端-差分转换,优化设计以提高前端电路的噪声性能。本文使用锗硅0.35um BiCMOS工艺,所采用的技术同样适用于CMOS工艺。前端电路总的最大转换增益为36dB;在高增益模式下的双边带噪声系数为3.8dB;低增益模式下,输入三阶交调点位12.5dBm。为了获得最大的输入动态范围,低噪声放大器采用三种可调增益模式,低增益模式使用by-pass结构,大大提高了大信号输入下接收前端的线性度。下变频混频器在输出端使用可调R-C tank,滤除带外高频杂波。混频器输出使用射极跟随器作为输出极驱动片外50ohm负载。该接收前端在2.85-V电源供电下,功耗为33mW,芯片面积为0.66mm2。     

Design and optimization of a 2.4 GHz RF front-end with an on-chip balun

A 2.4 GHz low-power,low-noise and highly linear receiver front-end with a low noise amplifier(LNA) and balun optimization is presented.Direct conversion architecture is employed for this front-end.The on-chip balun is designed for single-to-differential conversion between the LNA and the down-conversion mixer,and is optimized for the best noise performance of the front-end.The circuit is implemented with 0.35μm SiGe BiCMOS technology.The front-end has three gain steps for maximization of the input dynamic range.The overall maximum gain is about 36 dB.The double-sideband noise figure is 3.8 dB in high gain mode and the input referred third-order intercept point is 12.5 dBm in low gain mode.The down-conversion mixer has a tunable parallel R-C load at the output and an emitter follower is used as the output stage for testing purposes.The total front-end dissipation is 33 mW under a 2.85 V supply and occupies a 0.66 mm~2 die size.     

一种3.5GHz频段双通道射频前端设计

随着5G商用网络的快速建设,国内5G网络测试设备存在大量空缺.为此,设计了一种适用于5G终端模拟器的3.5 GHz频段双通道射频前端.该射频前端结合了ADRV9009芯片,可同时支持双通道收发,具有器件数少、设计复杂度低的特点.实测结果表明,该射频前端性能稳定,接收灵敏度为-85 dBm,噪声系数小于2.6 dB,25...     

基于LTCC技术的WLAN射频前端的研制

采用低温共烧陶瓷(LTCC)集成技术,设计和制作了具有立体化新型结构的无线局域网(WLAN)射频前端,并对制得的产品模块进行了测试。结果表明:采用LTCC技术制得的WLAN射频前端的外形尺寸仅为29 mm×18 mm×5 mm,远小于传统同类型WLAN射频前端的尺寸。在2.4～2.5 GHz的工作频率范围内,所制WLAN射频前端的最大输出功率为27 dBm,噪声系数小于1.7 dB,接收增益大于15 dB,发射增益大于20 dB。     

用于U波段移动数字电视的宽带大动态范围高线性度射频前端

A wideband large dynamic range and high linearity U-band RF front-end for mobile DTV is introduced,and includes a noise-cancelling low-noise amplifier(LNA),an RF programmable gain amplifier(RFPGA) and a current communicating passive mixer.The noise/distortion cancelling structure and RC post-distortion compensation are employed to improve the linearity of the LNA.An RFPGA with five stages provides large dynamic range and fine gain resolution.A simple resistor voltage network in the passive mixer decreases the gate bias voltage of the mixing transistor,and optimum linearity and symmetrical mixing is obtained at the same time.The RF front-end is implemented in a 0.25 μm CMOS process.Tests show that it achieves an ⅡP3(third-order intercept point) of –17 dBm,a conversion gain of 39 dB,and a noise figure of 5.8 dB.The RFPGA achieves a dynamic range of –36.2 to 23.5 dB with a resolution of 0.32 dB.