高吞吐率流水线结构的ZUC-256流密码硬件设计

ZUC-256是为提供5G应用环境256 bit安全性而设计的流密码算法,数据处理速率是其核心性能之一,为此本文提出一种具有高吞吐率特性的硬件设计方案.该方案采用流水线拆分关键路径初步提升系统工作频率,并提出一种完成模（231-1）加算法的优化电路进一步缩短关键路径延迟,该模加结构相较于现有结构缩短了42%的逻辑延迟,能够显著提升系统工作频率和吞吐率.本研究分别采用Xilinx公司的Virtex-5器件、Alter公司的DE2-115器件和TSMC 90 nm工艺实现了该流密码硬件结构.实验测试结果表明,采用TSMC 90 nm工艺实现的ASIC系统工作频率最高达到1200 MHz,吞吐率可达38.4 Gbps,比现有研究成果提升71%.     

SM4算法CTR模式的高吞吐率ASIC实现

针对同时要求安全性能高和吞吐率高的应用场景，基于支持并行实现的计数器模式 SM4算法，提出一种高性能、可扩展的电路结构，该结构分离了控制平面和数据平面，并对数据平面进行了参数化，使得电路性能可依据吞吐率需求进行扩展，通过该结构，既可保障数据的安全性能，又可保证较高的吞吐率，FPGA实现结果显示，单通道设计的吞吐率可达14.647Ｇｂｉｔ/ｓ，而资源开销仅为7423ＡＬＭｓ，在 0.18μｍ CMOS工艺下进行综合的芯片面积为0.271mm2。     

高速3-DES算法IP核的设计与实现

信息加密是一种解决网络信息安全问题最直接有效的方法。为了满足大量连续数据加解密的需求,通过对流水结构的优化,对子密钥生成与选通模块的并行设计,开发了一种高速3-DES算法IP核,具有很好的灵活性和适应性,适用于宽带高速网络设备。该IP核采用专用集成电路设计的方法,可用于片上系统的设计,通过仿真可知其最高加解密速率能够达到6.05 Gb/s。     

JPEG解码器IP核的设计与实现

介绍了基于静止图像压缩标准JPEG解码器IP核的设计与实现.设计采用适于硬件实现的IDCT算法结构,通过增加运算并行度和流水线技术相结合的方法以提高处理速度.根据Huffman码流特点,采用新的Huffman并行解码硬件实现结构,用简单的算术运算代替复杂的配对模式,解码速度快,硬件成本低.该IP核可方便地集成到诸如数码...     

高吞吐率XTS-AES加密算法的硬件实现

基于XTS-AES算法提出了一种具有并行全流水结构的硬件实现方法.设计通过展开数据通路的方式,提高了吞吐率;同时还通过采用内部流水线结构优化关键路径的方式,提高了电路的时钟频率和整体工作性能.在UMC 90 nm CMOS工艺条件下,所设计的XTS-AES模块的吞吐率比目前已知XTS-AES的最高吞吐率提高了52.28%.分析结果表明,该硬件模块完全满足现阶段高速加密存储的需要.     

基于国密SM3算法的摘要码生成器设计

SM3杂凑算法是中国商用密码杂凑算法的标准.利用FPGA、单片机以及上位机,共同完成该算法的填充、分组、扩展以及压缩迭代等步骤,实现数据的输入和显示.首先上位机利用UART串口通信的方式将数据传送给单片机,其次单片机将接收的数据进行填充和分组,将分组后的数据利用SPI串行通信传送给FPGA进行计算,最后由上位机显示结果...     

一种基于国密算法CPU卡的门禁系统方案的设计

为了提高门禁系统的安全便利性,提出了一种基于国密算法的CPU卡的门禁系统的解决方案。首先对门禁系统的组成进行了介绍,接着论述了非接触CPU卡的相对于非接触逻辑加密卡的特点及优势;基于国密算法SM1的特点以及配合落实住建部重要门禁系统密码应用安全管理工作要求,提出了一种基于国密SM1算法CPU卡的门禁系统解决方案。基于国密算法CPU卡的门禁系统解决方案能够满足最新门禁系统市场需求,具有安全、灵活多样等多种的特点。     

高吞吐率、低能耗的SHA-1加密算法的硬件实现

安全散列算法被广泛应用于数据完整性验证、数字签名等领域,目前最常用的是SHA-1算法.为了满足实际应用对SHA-1计算速度和能耗的要求,提出了一种新的硬件实现方法,通过改变迭代结构,一次执行两轮操作,将80轮操作简化为40轮,进而大幅度提高SHA-1的吞吐率,并降低能耗.采用UMC0.25μm工艺实现该电路,相比于传统的实现方法,最大吞吐率提高了31%,能耗降低了20%.     

基于AMBA总线的3DES算法IP核的设计与实现

基于AMBA2.0总线,设计并实现了一种使用3DES加密算法的IP核。该设计通过了行为级功能仿真和综合后的时序仿真,成功运用于一款32位浮点DSP芯片中,并且用TSMC 65 nm CMOS工艺实现。目前该IP核已经投入使用,在500 MHz的工作频率下,3DES加/解密速率达到615 Mbps,可以满足大部份系统数据处理的需求。     

一种高速USB设备控制器IP核的设计与实现

文章首先分析USB2．0协议，然后介绍基于该协议的一种设备控制器IP核设计实现，着重分析了设计中的几个问题并提出相应的解决方案，最后简单介绍了IP核的系统验证。     

S M3杂凑算法的流水线结构硬件实现

提出一种流水线结构的硬件实现策略,同时采用CSA加法器进行关键路径压缩,极大地提高了工作频率和算法的计算速率．在191 M Hz时钟频率下,实现了73．54 Gb／s的高吞吐率．     

3G IP承载网解决方案

阐述了3G IP承载网在可用性、可靠性、可管理性和可演进性等几方面的建设思路，介绍了上海贝尔阿尔卡特3G IP承载网方案。     

集成电路设计中的IP设计与集成方法

在集成电路芯片设计中采用IP核(Intellectual Property Core)是IC设计进入SoC时代的必然选择,它可以达到提高设计效率、节省人力、满足及时上市的要求.重点阐述了IP的定义、分类、特征,国内外IP产业的发展状况以及IP的设计、验证、集成过程中的技术.     

基于AHB总线的多模式低功耗DES/3DES IP核的实现

设计了一种低功耗低资源的DES／3DES加解密软核,可以兼容ECB,CBC,CFB三种模式,具有AMBA AHB总线接口,可以方便集成在一些低功耗SoC下作为加解密数据协处理模块。该软核在90nm工艺130MHz时钟频率下逻辑综合结果为8835门,通过了FPGA验证,最高吞吐量达到416Mbps,表明其为可重用的软核。     

UHF RFID接收机中混频器的IP2/IP3性能改进

根据UHF射频识别的应用、结合提出的接收前端结构,对所需的射频前端中混频器线性度要求做出分析,给出了决定IP2、IP3值的因素。在不影响系统噪声性能的条件下,提出了基于共模信号反馈、复用补偿电流路径的IP2改进办法;源极负反馈,低输出阻抗的IP3改进办法。混频器采用UMC0.18μm RF CMOS工艺实现,在3.3 V供电、抽取8.7 mA电流条件下,采用带外线性度的测试办法,测得23个样品的IP3平均值为15 dBm;采用FIB断开校正电路的试验表明,混频器的IP2有明显的提升(从37 dBm到52 dBm)。     

白盒SM4的分析与改进

差分计算分析(DCA)是一种应用于白盒实现安全性分析的侧信道分析手段,其高效性在白盒高级数据加密标准(AES)的分析工作中已得到验证。该文针对白盒SM4方案提出一种类差分计算分析的自动化分析方法,该分析以白盒SM4方案中的查找表结果为分析对象,采用统计分析的方法提取密钥,称为中间值平均差分分析(IVMDA)。相比于已有的白盒SM4的分析方法,中间值平均差分分析所需要的条件更少,分析效率更高。在对白盒SM4方案进行成功分析后,该文提出一种软件对策以提高白盒SM4方案的安全性,该对策利用非线性部件对白盒方案中的中间状态进行混淆,消除中间状态与密钥之间的相关性。实验证明该对策可以有效抵抗中间值平均差分分析。     

Improved preimage and pseudo-collision attacks on SM3 hash function

A preimage attack on 32-step SM3 hash function and a pseudo-collision attack on 33-step SM3 hash function respectively were shown.32-step preimage attack was based on the differential meet-in-the-middle and biclique technique,while the previously known best preimage attack on SM3 was only 30-step.The 33-step pseudo-collision attack was constructed by using the same techniques.The preimage attack on 32-step SM3 can be computed with a complexity of 2^254.5,and a memory of 2⁵.Furthermore,The pseudo-preimage and pseudo-collision attacks on 33-step SM3 by extending the differential characteristic of the 32-step preimage attack were present.The pseudo-collision attack on 33-step SM3 can be computed with a complexity of 2^126.7,and a memory of 2³.     

SM协议在GPRS网络监测中的研究与实现

介绍了SM协议及GPRS网络测试仪中SM协议监测模块的基本概念和功能。监测功能包括消息解析、核心参数提取、利用关键参数进行呼叫合成及对合成结果进行统计分析处理4个环节。其中消息的解析又包含消息数据详细解析与合成信息数据提取解析2个部分,故需要重点说明SM协议监测模块消息结构,并在此基础上研究SM协议的详细解码和基础解码、CDR合成技术、实时统计分析等。现场测试保证了数据的真实性和相关理论方法的有效可行性。     

带消息填充的 29 步 SM3 算法原根和伪碰撞攻击简

基于中间相遇攻击技术,提出了一种针对密码杂凑函数SM算法的原根攻击和伪碰撞攻击方法,给出了从第1步开始的带消息填充的29步SM3算法的原根攻击和伪碰撞攻击。结果表明：对于29步SM3算法的原根攻击的时间复杂度为2254;对于29步SM3伪碰撞攻击的时间复杂度为2125。说明从第1步开始的带消息填充的29步SM3算法不能抵抗原根攻击和伪碰撞攻击。     

IP Trap的实现与应用研究

IP Trap是用来截获TCP/IP层数据信息的软件,可以把连接发起端和终端的数据信息无修改地保存下来供管理者分析。通过对IP Trap技术及网络互联协议的学习、总结和研究,采用套接字编程,设计出自己的IP Trap软件。软件采用客户/服务器（C/S）模式,实现了IP地址的动态捕获,使服务器端能准确地截获并保存客户端的相关数据,增强网络安全分析的可实施性。