基于FPGA的数字复接系统帧同步器设计与实现

介绍了应用FPGA技术进行帧同步器设计的实现原理、系统框图及设计中需要注意的问题，给出了用VHDL描述的几个模块的源代码。     

基于FPGA的数字复接系统的设计与实现

本文提出了基于FPGA技术实现数字复接系统的设计方案,并介绍了基群与二次群之间的复接与分接的系统总体设计。硬件电路调试证明,该方案是行之有效的。     

基于FPGA的帧同步数字复接系统设计

论文提出了一种基于FPGA的同步帧数字复接器的设计方法,并详细介绍了该系统的实现方案,仿真结果证明,该方法有效保证了图像数据的完整性,提高了数据交换能力。     

用FPGA实现异步信号和同步信号的复接

本文介绍了用FPGA实现异步信号与同步信号进行数字复接的一种方法。计算机串口通信采用起止式异步通信的方式，电话信号则是周期采样信号。将两类信号进行数据存储和插码后码速调整，然后高速传输发给接收端进行分离。从而扩大了传输容量。     

基于FPGA的PCM30／32路系统信号同步数字复接设计

在现代数字通信系统中,为了扩大信道的传输容量提高信号传输效率,常采用数字复接的技术。在分析了PCM30／32路系统基群信号帧结构的基础上,以EDA综合仿真设计软件QuartusⅡ8．0为开发平台,利用VerilogHDL硬件描述语言进行系统建模,设计了一种基于FPGA的同步数字信号复接系统。经过对系统的功能仿真测试及综合布局布线分析,验证了输入／输出的逻辑关系,实现了系统中在发送端进行数字复接和接收端同步分解还原的设计要求,功能稳定可靠。     

基于FPGA的人体姿态及心电数据复接系统设计与仿真

在设计人体姿态及生理数据的采集与传输系统时,由于对实时性和可靠性的要求较高,所以通常会运用到两路或多路数据的复接技术。本文介绍一种基于FPGA的人体姿态及心电双路数据复接系统的设计,阐述该系统各模块的工作原理(时序和数据流),给出了核心模块的VHDL源代码,并且利用Quartus II对其进行仿真,分析信号处理的效果。结果表明,该系统能够在第一路原数据出现空帧时,准确地将第二路异步并行数据及时接入传输链路,从而有效提升采集与传输系统的工作效率,为系统良性运行提供保障。     

用FPGA实现二次群复接器

介绍了用现场可编程逻辑阵列（ＦＰＧＡ）实现数字通信中复接器芯片的一个实例,并总结了采用自顶向下结构和时序同步设计经验。     

光无线通信多业务通用复接系统设计

针对光无线通信系统接入业务的灵活性,设计了一种能够将多种业务信号复接起来,通过光无线方式进行通信的通用型复接系统.复接核心采用双口存储缓冲的方式,实现了不同速率信号的码速调整;通过处理机对各支路进行具有优先级的轮询,实现了复接时带宽的按需分配.该系统具有较高的通用性和复接效率,有利于充分发挥光无线通信的优势.     

适用于FSO终端的多业务复接系统

描述了一种能够融合不同比特率码流的复接系统,该系统为每一数据通道使用双口缓冲网络来进行码速率调整。使用了一套算法以保证能正确地复接各支路中的每个比特。此设计能充分利用光传输带宽,并有效地增强自由空间光通信(FSO)终端的适应性。     

基于FPGA的多功能图像处理系统设计

采用FPGA取代计算机实现高分辨率图像的采集、处理和显示可以解决图像采集速度慢和图像品质低的问题。实现了视频信号的采集、存储、反馈控制传感器、图像增强以及液晶显示.详细介绍了系统硬件组成结构,并分析其硬件原理.FPGA具有易擦写和逻辑规模大的特点.处理结果可以通过串口、USB口和上位机通讯并且可以实现板上大容量存储.系统具有集成度高、应用度广、使用灵活等特点.     

基于FPGA的多路声呐信号采集卡的设计

介绍了声呐技术及其应用,并根据声呐特性选择设计使用的功能芯片.较为详细地阐述了用FPGA实现多路声呐信号的模数转换和SRAM乒乓存储.最后给出FPGA各功能模块仿真图.     

基于FPGA的MPEG-2复用器中FIFO的一种设计方案

多路节目复用器是各种数字电视传输系统的关键设备之一,自行设计复用系统专用芯片己成为我国数字电视系统需要解决的迫切问题。首先介绍了多路数字节目复用器中的对多路预处理传送流复用的原理,提出了一套基于FPGA(现场可编程门阵列)的复用器输入部分设计方案。通过实践验证,达到了设计要求。     

一种基于FPGA的数字延迟器的设计与实现

摘 要：延迟器在广播电视等领域用途十分广泛,文中利用FPGA芯片EP2C70F672C8设计并实现一种数字延迟器,模拟信号经AD转换后,通过乒乓读写操作送入2片SRAM芯片进行存储,然后送DA转换器恢复出延迟后的模拟信号,调节SRAM的存储深度,可以对模拟信号实现不同的延迟时间。实际测试表明,该延迟器延迟步进精度可达20ns,最大延迟时间可达5.2ms。     

一种基于FPGA的高效数字上变频的设计与实现

介绍了一种基于软件无线电多制式短波电台的高效数字上变频的设计与实现,利用Matlab整定滤波器参数,并在quartus Ⅱ开发环境下构建系统模型以及在modelsim软件下进行仿真.结果表明:基于FPGA设计的数字上变频器能够满足多制式短波电台性能指标要求,并且减少了硬件资源消耗,具有灵活性、通用性高和修改参数方便等特...     

基于 FPGA 的图像目标提取系统设计

为了获取感兴趣区域的图像并减小图像传输压力,设计了一套基于FPGA结合SDRAM的图像目标提取系统。首先由FPGA驱动LUPA4000图像探测器工作输出图像,然后将整帧图像乒乓存入SDRAM中,同时将图像送入FPGA,应用目标提取算法获取感兴趣区域的坐标,最后结合坐标信息读取SDRAM中的目标图像进行存储与显示。实验结果表明,LUPA4000以15 f/s(帧/秒)输出图像时,系统能够完成对目标图像的提取。整个系统性能稳定可靠、实时性强,具有较好的通用性。     

基于FPGA的FIFO设计和应用

为实现目标识别与跟踪的应用目的,在基于TMS320DM642的FIFO基础上扩展存储空间,提出一种基于FPGA实现SDRAM控制器的方法.分析所用SDRAM的特点和工作原理,介绍FPGA中SDRAM控制器的组成和工作流程,给出应用中读SDRAM的时序图.FPGA采用模块化设计,增强SDRAM控制器的通用性,更方便地满足实际需求.     

基于FPGA的EPP接口技术在多道核谱分析仪中的应用

介绍了一种采用EPP（Enhanced Parallel Port）接口技术的多道核能谱数据采集系统及其现场可编程门阵列（Field Programmable Gate Array，FPGA）实现，阐述了EPF10K20与A／D转换器和EPP接口的设计以及在FPGA中设计先进先出队列（First In First Out，FIFO）缓存、控制逻辑等的软、硬件技术要点。以FPGA技术设计传统核数据采集系统中的数字电路部分，提高了系统工作的稳定性，并且可以在线升级。而在与上位通信接口上选择EPP接口的方式，使得数据最大传输速率可达2Mbps，保证了核数据采集系统对数据传输速率的要求。     

基于FPGA的高速FIFO电路设计

给出异步FIFO电路在高速数据采集系统中的应用,由FPGA生成独立时钟域的FIFO缓存器,采用FIFO的可编程设置参数启动数据传输,根据读写时钟频率异同的传输要求和FIFO的特性,采用一套控制电路,解决了可变速率数据缓存和固定时钟传输的问题。