SMDSP浮点数字信号处理器CPU内功能单元的设计

SMDSP是针对专门应用开发的高性能32位浮点数字信号处理器,其CPU内有独立的ALU、乘法器、数据地址产生器和六条局部数据总线,实现了乘加运算并行,算术运算与地址运算并行,加快了数据处理速度.数据地址产生器支持顺序、倒位序、循环三类数据地址的计算,使得SMDSP能方便高效地应用于数字信号处理系统.     

AD公司高水平浮点数字信号处理器

ADSP-21060和ADSP-21062是工业界中第一种超级哈佛结构计算机(SHARCTM)级的数字信号处理器DSP。在一个单独的芯片上综合有下列各部分:工业界最快的基于ADSP-21020通用浮点核心;双端口4M或2M比特SRAM;宽带宽通信口;经改进的DMA(直接存储器存取)控制器——外加有一个交叉开关对它们进行内部交联(详见下示框图)。不同结构的SHARC的应用如下表所示:     

嵌入式处理器的浮点乘法器设计

利用阵列乘法器中的压缩部分积的思想,通过对传统的串行执行乘法器的改造,提出了一种带压缩器的串行执行浮点乘法器,分析了具有不同压缩模块结构的乘法器的性能.实验表明,该乘法器可以有效地提高传统的串行乘法器的性能,而面积要小于阵列乘法器.     

浅析数字信号处理器（DSP）的发展

本文主要阐述了数字信号处理器ＤＳＰ从问世以来，各发展阶段每代产品所使用的工艺技术、市场规模、应用前景等。文章中着重介绍了通用性、特殊用途、用户定制ＤＳＰ器件的性能、特点，技术参数，以及国外生产ＤＳＰ产品的公司和ＤＳＰ在国内的现状及今后的发展趋势。     

高性能、低功耗32位浮点数字信号处理器

高性能SHARC2148x及低功耗SHARC2147x系列处理器集成高达5Mb的存储器,为多种应用提供了单芯片、浮点信号处理精度,并为便携式设备实现了高端系统功能。SHARC2148x系列处理器比其他32位浮点DSP产品在性能上提高了33％（400MHz）,SHARC2147x系列处理器功耗仅为363mw（典型值）,     

高性能LS-DSP的逻辑设计与低功耗设计

LS-DSP是面向数据密集型和控制密集型处理应用的需要,而开发的高性能数字信号处理器。本文主要介绍LS-DSP内有特点的逻辑设计技和低功耗设计技术。LS-DSP采用0.18ΜMCMOS工艺制造,集成度为1000万器件,芯片面积5×5MM2,主频为120MHZ,典型应用的平均动态功耗为325.084MW。     

FIR数字滤波器在浮点数字信号处理器中的实现

详细描述了浮点型数字信号处理器（DSP）的性能特点和软件编程流程,在介绍FIR数字滤波器的基础上,给出了FIR数字滤波器在浮点型DSP中的具体实现．并给出了试验结果分析。     

数字信号处理器

本文简述了国内目前应用的第一代数字信号处理器TNTEL 2920,介绍了开始开发的第二代产品TMS32020。     

用DSP Builder设计基于PLD的数字信号处理器

不断发展的DSP技术迅速地拓宽扩展到了各应用领域,但传统的DSP处理器由于以顺序方式工作而数据处理速度较低,且在功能重构及应用目标的修改方面缺乏灵活性。本文介绍一种崭新的基于Matlab与QuartusⅡ的DSP处理器的设计软件DSP Builder,详细介绍了其设计流程与优点,并以DDS直接数字合成器的实现为例说明用该软件来设计DSP处理器的方法以及与Matlab、QuartusI之间的关系。     

DSP数字信号处理器发展及应用简介

本论文简单介绍了DSP数字信号处理器的发展和应用 ,以及作为使用DSP来开发应用程序的软件平台CCS软件系统     

浅谈数字信号处理器

本文对数字信号处理器进行了概括和分析，涉及了数字信号处理器的发展，并结合其软硬件特点，讨论了数字信号处理器的优势，提出了数字信号处理器现阶段所面临的问题和挑战。     

高性能通用DSP译码器设计

高性能通用数字信号处理器译码器是连接指令集与运算单元的关键部件。它的输入数据是指令行的二进制机器码,输出是运算部件的所有控制信息、数据通道的所有控制信号和数据等。本文针对高性能通用数字信号处理器的特点,详述了译码器的硬件RTL设计实现过程,并给出了仿真实验结果。     

高性能通用数字信号处理器指令分配

介绍了一种高性能通用数字信号处理器(DSP)指令分配技术及硬件实现方法,该技术是BWDSP100——中国第一款从指令集、体系结构到设计实现都完全自主的通用信号处理器的内置关键技术,主要解决总线分配与占用的问题。其功能是将接收到的各种不同的指令分配到相应的运算处理单元,或者将指令需要传输的数据分配到数据传输通道。文章对实现方法步骤进行了详细说明,最后给出了仿真实验结果,该技术在DSP器件内部高度集成的实用电路中真实可行。     

一种基于数字信号处理器的媒体处理器结构及设计

设计了一种针对图像、音频、视频等多媒体数据的处理新型结构的媒体处理器。该媒体处理器由一个通用数字信号处理器及多媒体协处理器构成,其指令集包含了通用的数字信号处理指令及扩展的多媒体处理指令。多媒体协处理器中包含了多个专用于多媒体处理的功能模块,可以加速多媒体处理的进行。该媒体处理器具有强大的多媒体处理能力,可实现对JPEG压缩图像、MP3音频流或MPEG2的MP@ML级别的压缩视频流的实时解码。     

数字信号处理器芯片新进展

数字信号处理器(DSP)芯片及其应用近年来得到了飞速发展.简单地介绍了这一领域的领头羊德州仪器(TI)公司和模拟设备(AD)公司的几代DSP芯片的性能,重点比较了两公司市场上具有最高性能的浮点DSP产品:TI 的TMSC6701和AD 的ADSP-21160.     

步进频率连续波探地雷达数字信号处理机

设计实现了一种超宽带步进频率连续波探地雷达数字信号处理机。处理机以TS201芯片为处理核心,采用了分布式存储和独立总线结构,利用link口实现处理器间和板间高速数据交换。基于处理板结构设计实现了信号处理算法流程。该步进频率探地雷达信号处理从流程上划分为数据整合与回波预处理、合成孔径成像、图像增强与杂波抑制和跟踪检测四个模块,可实时输出雷达图像和检测结果。该处理机成功地应用于某探地雷达系统,运行稳定。     

基于FPGA和DSP的被动雷达信号分选处理器的设计

介绍了基于DSP和FPGA的末制导雷达信号处理机分选软硬件的设计及实现,该系统以一片DSP为主处理器,配合FPGA及其他外围电路用于实现雷达信号的分选跟踪。由于采用DSP＋FPGA,不仅很好地实现了实时性,而且系统集成度高,可靠性好,易于修改,使用灵活,因此具有较强的实用价值和参考价值。     

三端口64位处理器的VLSI设计

引入多端口处理器的概念并介绍三端口64位ALU及其旋转器的设计方法。为了提高处理器的工作效率,在ALU的每个输入端口设置适当容量的RAM是一种新的尝试。文中介绍了ALU端口RAM寄存器及其管理电路的设计方法。为了适应Windows环境中的多媒体数据的地址分级管理,本文提出“整地址”概念,并相应定义了qword地址和byte地址。文中也介绍了基于分级管理概念的地址发生器的设计方法以及如何使用两个地址发生器管理四种不同地址的设计方法。模块化、总线化结构是本设计的另一显著特点。