一种输入轨至轨运算放大器的设计与仿真

介绍了一种输入轨至轨CMOS运算放大器,该放大器采用了共源共栅结构做增益级,在输入级跨导使用了电流补偿,以使其几乎恒定.在3 V电源电压下的静态功耗只有180μW,带5 p的负载电容时,直流开环增益,单位增益带宽分别达到75 dB,1.5 MHz.     

前馈型轨到轨恒跨导恒增益CMOS运算放大器

设计了一种恒跨导恒增益的轨到轨运算放大器.输入级采用一倍电流镜控制的互补差分对结构,实现轨到轨和恒跨导.通过分析运算放大器电压增益随共模电压变化的原因,提出了一种前馈型恒增益控制模块,可以根据共模电压开启或关闭附加电流源,使运算放大器电压增益保持恒定.输出级采用前馈型AB类输出结构,以达到轨到轨输出效果.采用Chartered公司0.35μm工艺进行流片,仿真及测试结果表明:该运算放大器的直流开环增益为125dB,单位增益带宽为8.879MHz,在整个共模范围内电压增益最大变化率为1.69%.     

一种低功耗恒跨导CMOS运算放大器的设计

文章分析了传统的轨到轨运算放大器输入级电路,设计了一种低功耗、恒跨导CMOS运算放大器。整个电路基于0.5μm标准N阱CMOS工艺进行设计,采用HSPICE工具仿真,在3 V单电源工作电压情况下,功耗约为0.15 mW,当电路驱动3 pF电容的负载时,电路的直流增益达到78 dB,单位增益带宽达到3 MHz,相位裕度为81°,达到了设计的低功耗、恒跨导的要求。     

高增益、恒跨导Rail-Rail CMOS运算放大器设计

设计和研究了一种高增益恒跨导Rail-Rail CMOS运算放大器,输入级采用工作在亚阈值区的互补差分形式输入结构。与以往输入结构相比,不仅使输入共模电压达到Rail-Rail,而且降低了工作电压,提高了电源利用率。利用电流开关的作用使输入跨导在输入共模范围内恒定。中间级为MOS差分结构,并且同向驱动输出级使其具有推挽特性。采用嵌套米勒频率补偿使运算放大器稳定。整个电路采用华虹0.35μmCMOS工艺参数进行设计,工作电压为3.0 V。利用OrCAD HSPICE仿真结果显示,在10 kΩ电阻和5 pF电容的负载下,运算放大的直流开环增益为110 dB,相位裕度为70°,单位增益带宽为45 MHz。     

一种低电压低功耗Rail-to-Rail CMOS运算放大器的设计

基于2 μm CMOS工艺!设计实现了一种2.4 V低功耗带有恒跨导输入级的RailtoRail CMOS运算放大 器。采用尾电流溢出控制的互补差分输入级和对称56类推挽结构的输出级，实现了满电源幅度的输入输出和恒 输入跨导；运用折叠共源共栅结构作为中间增益级，实现电流求和放大。整个电路在2.4 V的单电源供电下进行 仿真，直流开环增益为76.5 dB,相位裕度为67.6,单位增益带宽为1.85 MHz。     

一种低电压低功耗Rail-to-Rail CMOS运算放大器的设计

基于2 μm CMOS工艺,设计实现了一种2.4 V低功耗带有恒跨导输入级的Rail-to-Rail CMOS运算放大器.采用尾电流溢出控制的互补差分输入级和对称AB类推挽结构的输出级,实现了满电源幅度的输入输出和恒输入跨导;运用折叠共源共栅结构作为中间增益级,实现电流求和放大.整个电路在2.4 V的单电源供电下进行仿真,直流开环增益为76.5 dB,相位裕度为67.6 ,单位增益带宽为1.85 MHz.     

一种CMOS高线性度压控跨导运算放大器

利用ＭＯＳ管组合线性单元，设计一种ＣＭＯＳ跨导运算放大器，其线性补偿原理清晰，电路结构简单．ＳＰＩＣＥ模拟结果表明：在±５Ｖ电源及非线性误差小于１％条件下差模输入电压范围达８Ｖ（峰－峰值），－３ｄＢ带宽达１０ＭＨｚ，增益受片外电压控制，可以连续调节     

轨到轨运算放大器的设计

设计了一个基于GSMC 0.13 μm 3.3 V工艺的轨到轨运算放大器,实现了输入与输出摆幅均为轨到轨,开环增益达到了85 dB,相位裕度保持在60°以上.由于采用gm/Id的设计方法,使得设计更加直观,更加贴近电路的实际情况.仿真显示各项指标均已达到.     

一种3.3 V/0.6μm轨对轨CMOS运算放大器的设计

基于0.6μm CMOS工艺,设计了一种轨对轨运算放大器.讨论了该运算放大器的原理、性能及设计方法,并进行了模拟仿真.此运算放大器采用了3.3V单电源供电,其输入共模范围和输出信号摆幅接近于地和电源电压,即所谓输入和输出电压范围轨对轨.其运放的小信号增益为77dB,单位增益带宽为4.32MHz,相位裕度为79度.由于电路简单,工作稳定,输入输出线性动态范围宽,非常适合于SOC芯片内集成.     

高转换速率恒定跨导轨对轨运算放大器的设计

基于台积电(TSMC)0.6μmCMOS(互补金属氧化物半导体)工艺设计了一款恒定跨导轨对轨输入/输出运算放大器.不同于传统的实现恒定跨导的技术,在电路设计实现上通过一个简单的检测电路,使互补差分对在整个共模输入电压变化范围内交替工作,实现了跨导恒定.同时为了得到较高的转换速率,加入了转换速率增强结构,使转换速率高达116V/μs.在Hspice仿真平台下,对运算放大器进行了模拟仿真,同时经投片验证,结果表明该轨对轨运算放大器具有良好的性能,静态功耗小于1.5mW.     

1.5 V低功耗CMOS恒跨导轨对轨运算放大器

运算放大器是模拟集成电路中用途最广、最基本的部件。随着系统功耗及电源电压的降低,传统的运算放大器已经不能满足低压下大共模输入范围及宽输出摆幅的要求。轨对轨运算放大器可以有效解决这一问题,然而传统的轨对轨运算放大器存在跨导不恒定的缺点。本文设计一种1.5V低功耗CMOS恒跨导轨对轨运算放大器,输入级采用最小电流选择电路,不仅实现了跨导的恒定,而且具有跨导不依赖于理想平方律模型、MOS管可以工作于所有区域、移植性好的优点。输出级采用前馈式AB类输出级,不仅能够精确控制输出晶体管电流,而且使输出达到轨对轨全摆幅。所设计的运算放大器采用了改进的级联结构,以减小运算放大器的噪声和失调。基于SMIC0.18μm工艺模型,利用Hspice软件对电路进行仿真,仿真结果表明,当电路驱动2pF的电容负载以及10kΩ的电阻负载时,直流增益达到83.2dB,单位增益带宽为7.76MHz,相位裕度为63°;输入输出均达到轨对轨全摆幅;在整个共模输入变化范围内跨导变化率仅为2.49%;具有较高的共模抑制比和电源抑制比;在1.5V低压下正常工作,静态功耗仅为0.24mW。     

高频低压Rail-to-Rail CMOS功率输出级

提出了一种结构简单的Rail-to-Rail CMOS输出级,采用0．25μm工艺,用SPECTRE对其进行了仿真：供电为3．3V单电源,在频率为10MHz时,其输出阻抗为0．8n,静态功耗为20mW;当输入正弦信号的频率为10MHz,峰一峰值为2．7V,所接负载为50n时,其输出失真小于-53dB;它可以工作在50MHz以上。     

一种高性能CMOS运算放大器的原理分析

通过对ELANTEC公司的EL5X20 CMOS Rail-to-Rail运算放大器的版图结构、电路原理进行分析。利用UMC公司的hspice level49(sim3．3)0．6um N阱双多晶双金属高压工艺MODEL进行运算放大器参数仿真拟合，研究了国外的先进放大器设计方法，为高性能放大器研制奠定了基础．     

CMOS集成运放的伸缩性版图设计

根据基本ＣＭＯＳ集成运算放大器的电路特点及设计指标，编制了ＰＳＰＩＣＥ电路通用分析源程序，由模拟结果推导出各模拟参量与其决定因素之间的关系，进而确定了由设计指标决定的版图几何尺寸和工艺参数，提出了伸缩性版图设计的思想，建立了从性能指标到版图设计的优化路径，为实现模拟集成电路版图的自动设计提供了初步的步骤和程序。     

IC集成运放综合实验设计

综合性实验是实验教学改革和发展的趋势。针对独立学院验证性实验多,学生创新能力不强,影响其综合能力提高的现状。文章提出了IC集成运放多学时综合实验的设计步骤、原理和方法,分析并解决了其中出现的问题,并对该综合实验的进一步改进作了分析和讨论。     

基于运放的模拟传感器信号产生电路

在PLC实践教学中,被控对象往往是一些实验模块,用一些按钮开关来模拟传感器信号,不符合实际的工程控制过程。为此有不少实验设备在实验模块中增加了自动传感器信号产生电路。一般以单片机或PLD为核心器件的居多,这些电路往往存在容易锁死、需另增加电路自身复位按钮等问题。该设计采用传统的运放电路,能很好地模拟传感器信号产生。使用情况也证明,系统工作运行可靠。     

一种输入阻抗高达10~(12)欧姆的运算放大器的研究与应用

本文介绍一种组合式输入阻抗高达１０１２欧姆的运算放大器，文中是应用场效应晶体管（ＪＦＥＴ）做前置放大器．由这种放大器构成的运算电路．可以构成各种精细物理量的测量电路．     

一个高线性功率预放大器的设计

介绍了一个使用片外阻抗匹配网络的两级AB类功率预放大器并采用0.35μm CMOS六层金属工艺实现.电路在3.3 V电源电压下工作,静态电流为18 mA.测得功率预放大器具有10 dB的功率增益,最大有6 dBm输出功率到50Ω负载,并且在1.9 GHz频率处获得了很好的线性度:输出三阶截点OIP3为9.4 dBm和输出1dB压缩点OP1dB为-0.6 dBm.     

低耗能流水线模数转换器的运算放大器设计与仿真

基于0.13,μm工艺,设计一个用于1.2,V低电压电源的10比特83MSPS流水线模数转换器的两级运算放大器.该放大器采用折叠共源共栅为第一级输入级结构,共源为第二级输出结构.详细介绍了运算放大器的设计思路、指标确定方法及调试中遇到的问题和解决方法.模拟结果显示:该运算放大器开环直流增益可达79.25,dB,在负载电容为2,pF时的单位增益频率达到838 MHz,在1.2,V低电压下输出摆幅满足设计要求,高达1 V,满足了10比特低电压高速度高精度模数转换器的要求.