基于NiosⅡ的通道PWM信号测量/产生器节点设计

针对于列车控制系统半实物仿真平台测速测距模块的多通道PWM信号测量／产生的要求,提出了一种利用NiosⅡ软核处理器替代通讯用MCU的智能多通道PWM信号测量／产生器的设计方案。     

基于Nios Ⅱ软核的内河航标监控系统设计

阐述了基于Nios Ⅱ软核的内河航标监控系统的设计方法,及AD7862控制电路的VHDL设计。从系统的角度提出航标监控系统的完整设计方案,给出基于Nios Ⅱ的航标监控终端硬件设计框图,并得到在Modesim中进行仿真的结果。根据现场运行情况显示,系统能实时地监测航标的工作状态,达到系统工业级的品质保证,并且具有高可靠...     

基于NiosⅡ的嵌入式网络通信系统设计

介绍了第二代片上软核处理器NiosⅡ和嵌入式网络通信协议栈uIP,给出了片上系统的配置、校验、计算和自定义指令的系统设计方法,同时给出了网络接口芯片底层驱动程序以及uIP协议栈程序在NiosⅡ上进行移植的软件设计流程。     

基于Nios Ⅱ的SOPC系统设计分析

随着微电子技术和半导体工业的快速发展,数字技术进入片上系统(SOC)时代,为了使SOC技术得到推广,Altera公司提出了片上可编程系统(SOPC)。介绍了基于Nios Ⅱ的SOPC系统设计流程,并采用EP2C35芯片完成模拟用户单元设计,论述了软、硬件设计方案,分析了采用SOPC系统设计的关键技术和优势,最后通过系统测试验证了系统设计的正确性。     

基于NiosⅡ处理器的LCD滚屏设计

NiosⅡ嵌入式处理器以其设计灵活的优点在嵌入式领域中得到广泛应用。文中阐述了一种基于NiosⅡ的液晶显示屏滚屏显示控制模块,给出硬件原理图与部分软件代码。该方案对于NiosⅡ系统的开发具有借鉴意义。     

基于NiosⅡ的SOPC嵌入式系统设计

介绍了基于NiosⅡ的SOPC嵌入式系统设计技术,分析了NiosⅡ处理器的关键技术和设计流程,重点给出了提高NiosⅡ处理器性能的几种方法,这些方法对基于NiosⅡ进行系统设计具有实际参考价值。     

一种基于Nios Ⅱ的可重构DSP系统设计

应用NiosII嵌入式软核处理器所具有的可自定义指令的特点,本文提出了一种具有常规DSP功能的NiosII系统SOPC解决方案。用户可通过Matlab和DSP Builder或VHDL语言来设计复数乘法器、整数乘法器、浮点乘法器等硬件模块,再将它们定制为相应的指令,从而实现软件的灵活性和硬件高速性的结合。     

基于NiosⅡ的UART设计与实现

设计了一种基于NiosⅡ的UART系统,采用软硬件协作设计的思想调用了UART核并通过编译相关软件驱动的方式实现RS232协议的通信。首先介绍了UART的协议原理,然后描述了基本的硬件构造和软件编程方法。编译仿真无误后下载到芯片通过串口调试软件进行了调试验证。     

Nios II液晶屏接口组件设计

介绍基于SOPC的Nios II液晶屏接口组件的硬件和软件设计方法,利用SOPCBuilder的组件编辑器实现液晶屏接口设计,该接口组件可以和系统自带的接口组件一样,在以后的开发中独立地使用,让开发者不必了解液晶屏原理就可以使用液晶屏进行开发。系统以标准C语言函数来操作组件,可以显示字符、图形和颜色等信息,使用方便,具有灵活性、高效性和低成本的特点。     

基于NiosⅡ的ⅡR数字滤波器的设计

NiosⅡ=Altera公司推出的第二代IP软核处理器,它与其他IP核构成了SOPC系统的主要部分。文中利用SOPC技术,配合NiosⅡ软核处理器,实现了一种高速的、软件灵活配置的片上ⅡR数字滤波算法,同时给出了硬件系统设计方法和软件系统的设计流程,实现了ⅡR数字滤波器的软硬件协同设计。在建立的SOPC系统上,软件可定制多种滤波算法,实现系统灵活的要求,实验结果表明,其计算速度有极大的提高。     

基于Nios II软核的运动目标检测系统设计

介绍了一种基于Nios II的运动视频检测片上系统,该系统通过采用软/硬件协同设计的方法,使用Altera EP2C35 FPGA芯片与HV7131R视频摄像头配合实现了高速的数字视频处理,选用SDRAM和FLASH作为视频数据的外部存储器,满足了运动检测和保存运动现场的需要.并且采用Verilog HDL和Nios II定制指令使用硬件实现了系统的大部分功能,提高系统的处理速度,同时具有良好的灵活性和适应性.     

基于Nios II嵌入式软核处理器的液晶显示模块接口的实现

介绍了一种基于嵌入式NiosII软核处理器实现TFT液晶显示屏接口方案,在对TMT035DNAFWU真彩液晶显示屏的时序详细分析基础上,给出了NiosII软核处理器SOPC(可编程片上系统)与液晶显示模块的硬件接口电路以及软件编写流程,并使用C语言进行设计描述。该系统体积小,数据处理速度快,保证了较好的实时性。     

基于NIOSII软核的嵌入式信令处理系统实现

文章介绍嵌入式通信信令处理系统的设计,充分利用了NiosII软核特性,基于SOPC设计思想,在一块FPGA芯片内实现一个相对独立的信令处理系统。并结合整个系统的开发过程,介绍此类系统硬件、软件的设计方法和流程。     

基于Nios II的TRDB-LTM控制器IP核设计

针对SOPC Builder系统没有提供TRDB-LTM液晶模块驱动的问题,提出了一种基于Avalon总线的TRDB-LTM控制器IP核设计,并构建了基于NiosII嵌入式处理器的片上系统。整个系统在Altera公司的DE2-70板上实现与验证。实验表明该IP核可显示多种图形、图像、文字,并可实现动画效果,具有一定的实用价值。设计采用Avalon总线多主控的方式来提高数据的传输效率,减少系统资源的消耗。     

基于Nios软核处理器的嵌入式系统设计

利用软核处理器构造嵌人式系统的突出优点就是可编程性、可裁减性、易操作性、灵活性以及低成本,这些特点都使得软核处理器具有很强的竞争力。Nios软核处理器集成在FPGA芯片内部,是目前最流行的软核处理器之一,本文给出了基于Nios软核处理器的嵌入式系统的设计方法。文章研究了Nios软核处理器的结构和特点,提出了系统硬件平台的设计方案,讨论了系统的SOPC集成设计,分析了系统的软件设计方法,总结了系统的启动流程,给出了系统的测试结果。实践证明,该嵌入式系统功能完整、集成度高、稳定可靠、简洁实用,具有可编程性、可裁减性、易操作性、灵活性以及低成本等特点,具有广泛的应用价值。     

基于DMA的大批量数据快速传输模块设计

针对Altera公司SOPC解决方案中,DMA模块无法直接读/写FPGA外设的情况,提出了基于Avalon总线流传输模式的通用DMA读/写控制模块的设计,设计了两个自定义外设,实现了DMA对FPGA外设的高速数据存取和Nios II与FPGA大批量数据的快速传输。介绍了Avalon-MM总线规范,阐述了系统架构以及DMA读控制器的设计,测试结果表明,该方法是一种高效可行的解决方案。     

基于Nios II的UHF RFID读写器设计与实现

基于FPGA的数字基带系统是超高频频段射频识别读写器中的关键部分.根据EPCglobal Class 1 Gen 2标准,用Verilog语言编写了脉冲间隔编码模块和双相空号解码模块,并用C语言编写了其驱动程序,生成组件模块.组件作为Nios II嵌入系统的模块,可以重复使用.对于应用程序开发者,不用了解硬件结构就可以使用标准C 函数操作组件,使得开发简便快捷,节省了时间和成本.     

基于Nios II的嵌入式Web服务器

21世纪计算机网络已经成为人们广泛使用的工具。通过计算机网络,人们可以进行网络控制、信息交换等。本文介绍一种基于NiosII处理器的嵌入式Web服务器的设计方法。系统在Cyclone系列1C20F400C7芯片上,采用软核处理器NiosII来配置核心处理器。NiosII核是用户可随时配置和构建的32位指令集和数据通道的嵌入式系统微处理器IP核,网络协议采用LWIP,这是一种专门针对嵌入式系统应用而设计的网络通信协议,接口芯片使用LAN9C111。本文基于NiosII的嵌入式Web服务器能够达到预期的效果,用户可以通过IE浏览器浏览存储在FLASH芯片中的网页,由于CPU本身是以软核的方式实现,其功能可根据需要进行定制,非常灵活。     

网络视频监控系统中双Nios Ⅱ架构的设计与实现

采用双Nios II架构的可编程片上系统(System On Programmable Chip,SOPC)的设计方法,进行了系统规划,分析了SOPC定制、内存芯片共享、数据搬移、通信与互斥的实现,介绍了软件设计调试的特点。工程应用表明,双软核良好地实现了并行处理与协同工作,成倍地提高了工作效率。