一种新型的定点到浮点转换的全流水线FPGA实现

利用FPGA器件完全采用底层自主设计,实现定点数到浮点数的转换.提出了一种全新的实现方法,变对数为减法,通过占用1%的逻辑资源,实现3个时钟周期输出数据.避免了局限于使用IP core的束缚,为后续ASIC设计打下了基础.     

采用ZSP400 DSP核的乘累加操作(MAC)计算定点倒数

1.序言 一般来讲,在用可编程DSP实现的通信和信号处理算法中需要计算两个定点数的除法.除法可以通过先计算除数的倒数,然后与被除数相乘来得到商.因此,计算倒数是除法计算的第一步.     

数字信号处理定点除法精度算法与计算思维

数字信号处理中由于有限字长而存在精度问题,因此不可避免地存在误差,包括数据和系数的量化误差、计算上的舍入误差以及最终在算法和系统实现上产生的误差。计算思维近年来得到了广泛重视和大力发展,计算思维的培养需要多学科融合和长期实践训练过程。结合计算思维重要思想分析了定点DSP芯片上定点除法运算精度的算法,包括除法运算特点和定点除法程序设计,并以TI公司代表性芯片为例说明了操作特点,最后讨论了如何快速实现高精度定点除法。     

用定点DSP处理器实现浮点DSP仿真

DSP处理器可以分为两大类:定点和浮点。一般说来,先进的定点DSP家族速度快,功耗低,价格也便宜;而浮点DSP则计算精确,动态范围大。设计师在设计DSP时,如果对于设计的应用仅仅要求它具备很少的浮点功能时,则往往陷入了十分尴尬的困境,通常的解决办法是勉强采用价格高的浮点DSP设计。然而现在,由于定点处理器可以运行在相当高的时钟速度,因此可以仿真浮点的运算。这时设计师可以牺牲浮点的计算效率来换取较低的成本和较小的功耗。这样的设计,虽然并不能适应真正的浮点应用;但是却给设计师提供了一个难得的机会,使他们能够从尴尬的困境中…     

高性能浮点DSP处理器

面向工业与仪器仪表、汽车音频及家庭影院应用的SHARC 2146x浮点数字信号处理器具有高达450MHz／2700MFLOPS的性能。     

适用于FPGA的浮点型DSP硬核结构设计

提出一种浮点型数字信号处理器(DSP)硬核结构,在兼容定点数运算的同时,也为浮点数运算提供较好支持。目前各大现场可编程门阵列(FPGA)主流厂商在实现浮点数运算功能时均采用软核实现方式,即将浮点数运算算法映射到芯片上,通过逻辑资源和DSP模块实现。相比于传统方法,提出的硬核结构在不占用FPGA中其他逻辑资源情况下,仅利用DSP模块便能完成浮点数运算。设计中,充分考虑负载和时延影响,插入多级流水线,显著提高浮点数的计算效率。采用中芯国际(MCI)28 nm工艺设计并完成所提出的浮点型DSP硬核结构。仿真结果表明,所提出的硬核结构的单个浮点数加法和乘法效率为0.4 Gflops。     

将定点运算的DSP结构运用于浮点DSP

TI公司计划开发一系列32-位浮点运算的DSP器件;该系列产品将沿用定点运算的TMS320C62xx系列产品的VLIW结构。新的320C62xx系列和现在已经在生产的?6201产品的引出端布置完全相同,软件也兼容。 这种兼容性十分方便。在相同的电子产品上只需要用浮点运算的芯片替换下定点运算的芯片,就可以使用现有的     

定点DSP开发实践

１引言随着DSP芯片性能价格比和开发手段的不断提高，DSP芯片已经在通信与信息系统、信号与处理、自动控制、雷达、军事、航空航天、医疗、家用电器等许多领域得到了广泛的应用。目前，生产DSP芯片的厂家主要有美国的TI公司、AD公司、AT＆T公司、Motorola公司、Technologics（朗讯技术）公司，其中TI公司的产品占据了全球市场的半壁江山。特别是TMS３２０系列，TI公司的产品系列主要有：定点DSP：C１X－＞C２X－＞C２XX－＞C５X－＞C５４X……浮点DSP：C３X－＞C４X－＞……多处理器DSP：C８X－＞C６X－＞……C６００…     

基于浮点DSP的数字图像压缩方法研究

分析了浮点ＤＳＰ（ＴＭＳ３２０Ｃ３１）的硬件资源、指令系统的特点,给出了各种提高编码效率的方法,进而介绍了一种采用ＴＭＳ３２０Ｃ３１实现静态图像压缩的方法,并简述了基于ＤＳＰ的视频图像压缩系统的性能。     

基于浮点DSP的语音实时处理器的实现

首先简单介绍了G．729语音编解码标准以及设计中所采用的芯片TMS320C6713和TLV320AIC23B；然后详细阐述了该语音处理器的硬件接口设计和软件程序设计，并对源代码在CCS（Code Composer Studio）下进行了优化；最后在TMS320C6713上实现了语音的实时处理。     

一种定点DSP实现平方根函数的新方法

从定点DSP(数字信号处理器)芯片数据特点出发,针对进行复杂函数处理的运算量和计算精度的要求,以平方根函数的处理为例,提出了一种有效实现平方根函数计算的程序设计方法:以泰勒级数展开方法为基础,将因收敛过慢产生较大误差的数值区域和超出Q15格式数据范围的数值区域映射到可精确产生函数值的区域,通过这种分区映射的方法有效地扩展自变量的动态范围,满足实际工程的需要。最后在TMS320VC5402定点DSP上实现了此算法,验证了其具有精度高、速度快、编程简便等优势。     

32位定/浮点乘法器设计

针对 Wallace树连接线复杂度高 ,版图实现比较困难的缺点 ,提出了一种新的加法器阵列结构 .这种结构在规则性和连接复杂度方面优于 ZM树和 OS树 .同时提出一种新的 CL A加法器结构以提高乘法器的性能 .乘法器采用 1.5μm CMOS工艺实现 ,完成一次定点与浮点乘法操作的时间分别是 5 6 ns和 76 ns     

在定点DSP上实现浮点运算

DSP结构可以分为定点型(FXP)和浮点型(FLP).虽然FXP型DSP只能实现整数运算,但是它运算速度快,占用资源少,比FLP型成本低.而FXP型DsP使用FLP算法能够实现更高的精度和动态运算范围.对FXP DSP结构支持下的FLP需求不断增长,这主要有以下原因:第一,实现算法代码通常用C/C (采用浮点数形式)编写,将FLP算法转换成FXP格式是比较麻烦的.而将浮点算法移植到DSP平台所花费的时间较少,因而FLP降低了研发成本.另外,常用的算法得益于浮点运算提供的较大的运算范围.最后,在某些情况下应用FXP算法无法获得期望的精度和动态范围.     

基于定点DSP的ART算法实现研究

数字信号处理器（DSP）在大量数据计算方面有明显的速度优势,为了提高CT ART算法的图像重建速度,提出基于定点DSP TMS320C6416的算法计算方案。该方案结合ART算法的原理,以及USB 2.0协议在数据传输和定点DSP在数据计算上的速度优势,通过CYPRESS的CY7C68001接口芯片,同时采用SDRAM作为数据缓存,进行DSP与PC机之间大量数据的正确高速传输;通过C语言编写DSP片内算法计算程序并对其进行优化,以降低图像重建时间。最终实验以SheppLogan头部剖析图为原始图像,进行重建算法计算,实验结果证实了方案的可行性。     

小词表实时语音识别系统的定点DSP实现

主要介绍一种基于定点数字信号处理器DSP芯片(TMS320VC5402)的小词表实时语音识别系统。该系统体积小，成本低，可扩展性好，方便应用于许多特定场合，如：门禁控制系统等，对于100词以内的特定人语音，识别的准确率超过95％。     

基于FPGA的高速双精度浮点乘法器设计

设计了一种基于FPGA的高速双精度浮点乘法器．采用了基4Booth算法产生部分积,然后用优化的Wal—lace树阵列结构完成对部分积的累加得到伪和和伪进位,进而对伪和和伪进位采用了部分和并行相加得到最后尾数结果．采用了优化的5级流水线结构的设计在CycloneIIEP2C35F672C6器件上经过综合后运行频率可达123．32MHz．在同等优化下,相比于AlteraIP核在调用DSP乘法资源情况下运行速度提高大约11％,相比于不调用DSP乘法资源情况下运行速度提高大约67％．     

OFDM系统中基于定点DSP的LDPC译码器仿真与实现

对译码算法进行了简化，实现了基于TMS320C6416定点DSP的LDPC译码器，结果表明，使用简化算法能有效降低译码复杂度，降低成本。提高译码速度和数据吞吐率。     

定点DSP在数字语音通信中的应用

本文介绍了新一代定点DSP芯片——TMS320C54x的体系结构和特点,及应用单片C548实现高质量、低延时的G.729协议的语音编码算法,并分析了定点DSP在实时实现数字语音通信中的一些关键技术。     

基于DSP开发系统设计与实现

为了设计一个性能稳定的DSP开发系统,利用TI公司最新推出的TMS320F28335作为微处理器,该芯片为32位浮点型DSP。在采用浮点DSP设计系统时,不需要考虑处理的动态范围和精度,比定点DSP在软件编写方面更容易,更适合采用高级语言编程。外围电路主要包含电源电路、RAM扩展电路、晶振电路和复位电路,用来辅助DSP的工作。利用电源管理芯片设计电源电路,可以有效解决其他型号的DSP对上电顺序的要求;扩展的外部RAM可以使程序的调试与下载更加方便。利用外部时钟源作为时钟输入,使其输入时钟更加稳定的同时,也可为具有相同时钟的多个DSP使用。利用三端监控芯片来实现系统的手动复位和自动复位,使系统的稳定性大大提高。