基于NIOSⅡ的多串口数据通信的实现

串口传输常用于基于FPGA和DSP结构的信号处理板和外部设备之间的数据交换。以GPS RTK定位应用为基础,针对单个串口全双工传输不足以应对多种数据类型同时输入输出的情形,设计并实现了一种面向多串口不同类型数据的传输方案。该方案通过增加串口控制寄存器实现单个中断信号即可控制所有串口,采用乒乓交替读写实现数据持续高速输入。测试表明该方案可独立对各串口进行配置,可同时实现GPS定位结果、差分GPS修正数据与外界的交换以及用户控制命令的输入,并且可减少硬件调试时间,节约硬件资源。     

基于FPGA的多串口扩展实现

随着电子技术的飞速发展,串行接口作为一种主要的通信接口越来越受关注.为了应对一些工业环境中对多串口提出的要求,一种利用目前最先进的Cyclone III FPGA开发平台实现多个可扩展串口的方法作了介绍.串口和微处理器之间的通信采用总线的方式,处理器可以使用中断或者查询方式与串口进行通信.在通信过程中串口个数可以根据实际需求灵活改变,还可以根据需要很方便地设置更高或更低的波特率.该设计方法优点在于其具有经济性、易实现性和良好的可移植性,有着很强的通用性和推广价值.     

AFC系统中多串口技术的实现

本文主要介绍了AFC系统车站级设备，通过多串口技术实现主机对多个子设备进行控制的硬件及软件主要过程。     

基于RS485的数据通信协议的设计与实现

基于现场可编程门阵列(FPGA),设计了采用RS485标准的数据通信协议。其中,高速信号接收,采用同步485通信协议,高速接口包括时钟和数据两个信号,时钟速率3.6864 MHz,利用同步时钟上升沿检测数据。低速信号接收采用异步485通信协议,波特率115.2 kbps,每字节1个起始位,8个数据位,1个截止位。针对高速数据接收时的情况,加入1 MB容量的静态存储器SRAM作为缓存,保证接收数据的可靠性。     

一种应用于串行通信中抗噪声接收电路的设计

文章实现了一种应用于串行通信中的抗噪声接收电路的设计。UART被广泛应用于在远端设备之间进行串行通信,传统接收电路在位周期的中央对信号进行采样,但是由于各种随机噪声的干扰,会引起数据采样错误,造成通信出错。文章提出的设计方法是利用一个累加器在一个特定窗口周期内对串行数据进行采样并累加,再根据累加和判断出窗口期内正确数据位,从而滤去串行线路上的噪声得到纯净的串行数据,这大大增强了串行通信的可靠性。文章利用Quartus软件对设计进行编译、综合、仿真。仿真结果表明该电路能有效滤去串行线路上噪声,极大增强了接收电路的抗噪声性能。     

基于FPGA的UART设计与实现

将UART的功能集成在FPGA芯片中,可使整个系统更为灵活、紧凑,减小整个电路的体积,提高系统的可靠性和稳定性。提出了一种基于FPGA的UART的实现方法,具体描述了发送、接收等模块的设计,恰当使用了fifo、有限状态机,实现了FPGA片上UART的设计,给出了仿真结果,并且作为独立模块通过了DSP与计算机之间的数据通信测试。     

基于SOPC的DDS信号源的实现

本文介绍了直接数字频率合成(DDS)的工作原理以及基于可编程片上系统(SOPC)实现DDS信号源。设计的DDS信号源以Cyclone器件为核心,用嵌入在FPGA中的N ios软核CPU作为控制来实现频率、相位和幅度的数字预制和步进,利用FPGA的RAM位放置正弦查找表,同时利用FPGA的逻辑单元实现相位累加等其它数字逻辑功能。实现了两路相位完全正交的DDS信号源。     

多通道数字脉冲发生器的SoPC实现

介绍了一种采用SoPC技术实现多通道数字信号发生器的方法,系统由FPGA及相应接口电路组成,将Nios Ⅱ嵌入式软核CPU集成到FPGA中,构成片上系统(SoC),可以产生多种特定的数字脉冲信号,能够通过上位机软件控制实现不同通道、个数和频率脉冲信号的输出.经验证,介绍的方案稳定精确,能够提供通道、频率和个数可控的数字...     

基于FPGA的UART设计实现及其验证方法

UART作为RS 232协议的控制接口得到了广泛的应用,基于FPGA实现的UART设计可以使系统更加紧凑、稳定.系统结构进行了模块化分解,使之适应自顶向下(Top Down)的设计方法.核心部分采用有限状态机(FSM)实现,使控制逻辑直观简单,提高了设计效率.通过与计算机间的数据通信对设计的功能进行了验证,在此基础上衍生出一种将UART模块嵌入FPGA芯片与计算机互联进行功能验证和调试的新方法.     

基于FPGA的多接口转换研究与实现

主要研究多路串行数据同时接收/发送,然后汇合成一路串行数据发送/接收的多串口转换技术。使用Verilog语言在FPGA上实现了该方案,分别设计了数据的接收模块、发送模块、缓存模块以及系统的分频模块、延迟模块,实现了多路串行数据在通信速率互不影响的情况下合成一路高速串行数据收发的功能。通过Quartus II仿真和实验测试验证了该设计的可行性。在PC测试中,16路波特率为4 800 bit/s的串行数据,可以以波特率为115 200 bit/s进行聚合,各路数据速率无互相影响,且误码率为0。该设计的优点在于节约硬件开支,达到串口多用的效果,适用于多路数据同时采集的实时监控系统。     

基于FPGA的通用异步收发器设计

采用Verilog HDL语言作为硬件功能的描述,运用模块化设计方法分别设计了通用异步收发器（UART）的发送模块、接收模块和波特率发生器,并结合现场可编程门阵列（FPGA）的特点,实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能,而且电路简单,工作稳定、可靠,可以将其灵活地嵌入到各个通信系统中。     

基于CPLD/FPGA的多串口设计与实现

在工业控制中如何提高一对多的串口通讯可靠性和系统的集成性成为研究热点.本文利用嵌入式技术,提出基于CPLD/FPGA的多串口扩展设计方案.实现并行口到多个全双工异步通讯口之间的转换,并根据嵌入式系统实时性的需要,在每个UART接收器中开辟了8个接收缓冲单元,实现高速嵌入式CPU与RS232通讯设备之间的速度匹配,同时,...     

基于FPGA的UART设计

UART作为RS232协议的控制接口得到了广泛的应用,将UART的功能集成在FPGA芯片中,可使整个系统更为灵活、紧凑,减小整个电路的体积,提高系统的可靠性和稳定性。提出了一种基于FPGA的UART的实现方法,具体描述了发送、接收等模块的设计,恰当使用了有限状态机,实现了FPGA片上UART的设计,给出了仿真结果。     

串行通讯在FPGA上的实现

随着现场可编程门阵列(FPGA)在工程实践中的应用越来越广泛,在FPGA上实现稳定可靠的串行通讯也显得越来越重要。探讨了如何利用Verilog语言在FPGA中实现稳定、可靠的串行通讯。     

DSP技术在发射机调试设备中的应用研究

常规雷达发射机调试设备针对性强,不同产品之间通用性较差。文中介绍了一种新型发射机通用调试设备,从硬件及软件设计两方面详细描述了其设计思路,阐述其系统组成及工作原理,并着重描述了数字信号处理器在增强型脉宽调制模块及串行接口模块两方面的应用研究,给出了多路相参脉冲及双路串行口通信的具体实现方法。     

基于FPGA的远程USB高速传输系统设计

提出了一种基于现场可编程门阵列（FPGA）的远程高速通用串行总线（USB）传输系统。FPGA作为一种实用的可编程器件,将其应用到USB传输系统中,并配合USB 2.0收发器和光纤传输模块,克服了USB硬件结构对其传输距离的限制,实现了USB远程高速透明传输,使系统传输速度达到480Mb/s,传输距离达10km以上,减少了开发周期,降低了风险。     

DSP的软件UART实现

介绍了ANALOG DEVICE公司的16位定点DSP与标准RS-232设备进行数据交换时,如何采用软件模拟的方式实现通用异步收发器,并就两种方式的优缺点进行了讨论,给出了主要程序流程图。