一种基于三维集成电路的多位碳纳米管硅通孔

针对三维集成电路中各层之间的I/O限制问题,提出了一种新型的三位碳纳米管TSV。首先利用HFSS软件对三位CNT TSV各寄生参数进行了数值计算,与基于理论的数值计算相比,具有较高的精度,各寄生参数的误差大小在3%以内。在ADS中搭建了该结构的等效电路模型,并仿真得出了它的S参数,与HFSS的S参数仿真结果相比误差在1.2%以内。然后基于三位CNT TSV的概念,提出了新的差分型多位CNT TSV。与传统GSSG型TSV以及两种新型双位TSV(G-SS-G型和GS-SG型)相比,所提出的差分型多位CNT TSV节省了芯片面积,提高了集成密度,且具有优越的抗干扰能力和更好的时延性能。最后,对所提出TSV结构进行时域眼图仿真,表明新结构具有良好的信号完整性。     

一种基于仲裁器的键合前硅通孔测试方法

硅通孔(TSV)故障严重降低了三维集成电路的良率和可靠性。为了在制造流程中尽早精确地排除TSV故障,提出了一种基于仲裁器的键合前TSV测试方法。由于高电平信号通过故障TSV的延迟时间小于无故障TSV,比较被测TSV与无故障TSV的延迟时间,即可判断被测TSV是否存在故障,比较结果由仲裁器给出。依次将被测TSV的延迟时间与不同的延迟时间相比,可对其延迟进行区间定位,实现TSV故障分级。实验结果表明,该方案能够检测出开路电阻大于281 Ω的电阻开路故障、泄漏电阻小于223 MΩ的泄漏故障,有效解决了两种TSV故障共存的检测问题。与现有同类方法相比,该方法提高了测试精度,增加了可检测故障范围,并且可以进行故障分级。     

一种可用于硅刻蚀工艺模拟的三维表面演化算法

针对硅微加工中的刻蚀工艺模拟应用,提出了一种基于点元网格和单位法向最的三维表面演化算法,在形成的连续曲面上,以高斯积分法得到点元步进的单位法向量,实现三维表面的构建与推进.根据典型的刻蚀工艺及其物理模型,该表面演化算法能够用于硅等离子体刻蚀等与表面演化方向相关的工艺模拟.参照简单的各向同性刻蚀,利用该三维算法实现了不同...     

一种基于MEMS体硅工艺的三维集成T/R模块

采用微电子机械系统(MEMS)体硅三维异构集成技术,设计了一种应用于雷达的四通道瓦片式三维集成T/R模块.该模块由三层硅基封装堆叠而成,每层硅基封装内部腔体异构集成多个单片微波集成电路(M MIC),内部采用硅通孔(TSV)实现互连,层间通过焊球互连.模块最终尺寸为8 mm×8 mm×3.5 mm.装配完成后对该模块进行测试,测试结果表明,在34～36 GHz内,模块的饱和发射功率为21 dBm,单通道发射增益达到21 dB,接收增益为23 dB,接收噪声系数小于3.5 dB,同时具备6 bit数控移相和5 bit数控衰减等功能.该模块在4个通道高密度集成的基础上实现了较高的性能.     

一种降低高速三维互连芯片层间信号反射的方法

In high speed three-dimensional integrated circuits （3D ICs）, through silicon via （TSV） insertion causes impedance discontinuities along the interconnect-TSV channel that results in signal reflection. As demonstrated for a two-plane interconnect structure connected by a TSV, we incorporate an appropriate capacitance at the junction to mitigate the signal reflection with gigascale frequencies. Based on 65 nm technology and S-parameter analysis, the decrease of signal reflection can be 189% at the tuned frequency of 5 GHz. Extending this method to the five-plane interconnect structure further, the reduction of signal reflection can achieve 400%. So we could broaden this method to any multilevel 3D interconnect structures. This method can also be applied to a circuit with tunable operating frequencies by digitally connecting the corresponding matching capacitance into the circuit through switches. There are remarkable improvements of the quality of the transmitting signals.     

TSV封装通孔形态参数对焊点热疲劳寿命的影响

使用ANSYS有限元软件建立简化的基于硅通孔技术互连的二维结构模型,用粘塑性本构Anand方程来描述SnPb钎料焊点的力学行为,针对模型中的焊球进行热力耦合计算,研究热循环过程中的热失效问题.根据模拟的温度场、应力应变场找到危险焊点位置,利用修正Coffin-Manson经验方程估算危险焊点的热疲劳寿命,并且讨论了模型中通孔直径、深度和间距等参数对焊点热疲劳寿命的影响.结果表明,在只改变单一参数的情况下,焊点疲劳失效周期通孔各参量值的增加均呈现出下降的趋势,其中通孔直径和通孔间距的大小对焊点的使用寿命影响较大.     

TSV制程关键工艺设备技术及发展

论述了TSV技术发展面临的设备问题,并重点介绍了深硅刻蚀、CVD/PVD沉积、电镀铜填充、晶圆减薄、晶圆键合等几种制约我国TSV技术发展的关键设备。     

用于3D封装的带TSV的超薄芯片新型制作方法

提出了一种应用于3D封装的带有硅通孔(TSV)的超薄芯片的制作方法。具体方法为通过刻蚀对硅晶圆打孔和局部减薄,然后进行表面微加工,最后从硅晶圆上分离出超薄芯片。利用两种不同的工艺实现了TSV的制作和硅晶圆局部减薄,一种是利用深反应离子刻蚀(DRIE)依次打孔和背面减薄,另一种是先利用KOH溶液湿法腐蚀局部减薄,再利用DRIE刻蚀打孔。通过实验优化了KOH和异丙醇(IPA)的质量分数分别为40%和10%。这种方法的优点在于制作出的超薄芯片翘曲度相较于CMP减薄的小,而且两个表面都可以进行表面微加工,使集成度提高。利用这种方法已经在实验室制作出了厚50μm的带TSV的超薄芯片,表面粗糙度达到0.02μm,并无孔洞地电镀填满TSV,然后在两面都制作了凸点,在表面进行了光刻、溅射和剥离等表面微加工工艺。实验结果证实了该方法的可行性。     

A complete resistance extraction methodology and circuit models for typical TSV structures

Through-silicon via (TSV) is one of the key technologies on three-dimensional integration packaging. In this article, an experimental methodology with circuit models was proposed for electrical characteristic tests on typical TSV structures. To this end, self-developed test patterns such as the via chains, the snake interconnections and the Kelvin structures with different dimensions were designed and manufactured. Suitable electrical measurement methodologies were next employed to characterise the element behaviours of the patterns. Based on the experimental data, electrical circuit models for the TSV structures were introduced and the parameters of the model were exacted. The validity and accuracy of the electrical model were finally verified and the TSV characteristic measurements can be performed through a simpler process.     

Voltage Optimization of Power Delivery Networks through Power Bump and TSV Placement in 3D ICs

To reduce interconnect delay and power consumption while improving chip performance, a three‐dimensional integrated circuit (3D IC) has been developed with die‐stacking and through‐silicon via (TSV) techniques. The power supply problem is one of the essential challenges in 3D IC design because IR‐drop caused by insufficient supply voltage in a 3D chip reduces the chip performance. In particular, power bumps and TSVs are placed to minimize IR‐drop in a 3D power delivery network. In this paper, we propose a design methodology for 3D power delivery networks to minimize the number of power bumps and TSVs with optimum mesh structure and distribute voltage variation more uniformly by shifting the locations of power bumps and TSVs while satisfying IR‐drop constraint. Simulation results show that our method can reduce the voltage variation by 29.7% on average while reducing the number of power bumps and TSVs by 76.2% and 15.4%, respectively.     

基于环形振荡器的TSV故障非接触测试方法

为避免传统的探针检测对硅通孔(TSV)造成损伤的风险,提出了一种非损伤的TSV测试方法.用TSV作为负载,通过环形振荡器测量振荡周期.TSV缺陷造成电阻电容参数的变化,导致振荡周期的变化.通过测量这些变化可以检测TSV故障,同时对TSV故障的不同位置引起的周期变化进行了研究与分析,利用最小二乘法拟合出通过周期来判断故障位置的曲线,同时提出预测模型推断故障电阻范围.测试结构是基于45 nm PTM COMS工艺的HSPICE进行设计与模拟,模拟结果表明,与同类方法相比,此方法在测试分辨故障的基础上对TSV不同位置的故障进行分析和判断,并能推断故障电阻范围.     

TSV三维封装缺陷激光主动检测分类与量化

硅通孔(TSV)三维封装因其独特工艺而受到广泛关注,然而其内部缺陷无法被直接观测成为目前的检测难题。为了对TSV三维封装内部缺陷进行检测,提出了一种基于激光主动激励的内部缺陷分类与量化方法。通过红外激光主动热源施加到TSV三维封装结构表面,激发TSV内部缺陷的外部温度分布响应,通过理论与仿真分析,掌握缺陷特征在主动激励下的表现规律;构建卷积神经网络对缺陷样本信息进行训练,实现内部缺陷的分类识别与量化。试验表明,该方法能在不损坏样品的前提下有效对内部缺陷进行识别分类及量化,准确率可达95.56%。     

一种用采用边界元方法的芯片级热分布分析算法

现代芯片技术在集成度和速度方面的进步带来一系列热相关的问题 ,非均匀分布热源引起的局部热点很可能会使整个芯片失效 .提出一种计算芯片温度分布的算法 ,采用边界元方法将三维问题转化为二维问题 ,这样可以快速计算出芯片边界和内部的温度分布 .适用于对 VL SI芯片进行热评估 .     

基于PIC单片机的热敏电阻数字化方法

主要介绍一种利用PIC单片机定时器将热敏电阻数字化的方法。该系统采用PIC单片机,外围配置几个电阻、电容,即可实现热敏电阻数字化。同时PIC单片机还可接收处理微机的各种命令,使得热敏电阻数字化、智能化。热敏电阻数字化技术已被用于多点温度遥控遥测系统中。该系统原理简单,测量精度较高,与微机通信方便,性能价格比高。     

利用单片机消除热电阻测量误差

介绍了一种基于MCS-51单片机的测量系统，阐述了如何利用单片机消除热敏电阻的非线性以及运算放大器的温度漂移、增益漂移的补偿方法。