用于高精度∑-△数模转换的多级插值滤波器的设计技术

提出了一种用于20bit ∑-△数模转换器中的内插滤波器的有效实现方法,内插滤波器的过采样率为128.该方法使用多级结构以降低滤波器系数的复杂度和有限字长效应.同时提出了基于系数混合基分解的多相半带滤波器的无乘法器实现方法,它降低了控制逻辑的复杂程度,并大大节省了芯片面积.芯片采用0.13μm CMOS工艺实现,整个插值滤波器面积小于0.63mm2.整个电路系统仅用简单的硬件单元实现,且结构规整,这有利于大规模集成电路制造,并可应用于高精度数据转换电路中.     

∑△DAC中插值滤波器的设计

本文设计了一种用于分辨率为20bit,采样率为48kHz,信噪比为102dB的∑△DAC(数模转换器)中的数字插值滤波器.利用多项插值器原理,采用128(插值,并利用SRAM和PLA设计了8倍插值,大大减少了所需硬件及芯片面积.仿真结果表明能够满足性能要求.     

用于高精度Σ-Δ数模转换的多级插值滤波器的设计技术

提出了一种用于20bit Σ-Δ数模转换器中的内插滤波器的有效实现方法，内插滤波器的过采样率为128. 该方法使用多级结构以降低滤波器系数的复杂度和有限字长效应. 同时提出了基于系数混合基分解的多相半带滤波器的无乘法器实现方法，它降低了控制逻辑的复杂程度,并大大节省了芯片面积. 芯片采用0.13μm CMOS工艺实现，整个插值滤波器面积小于0.63mm2. 整个电路系统仅用简单的硬件单元实现，且结构规整，这有利于大规模集成电路制造,并可应用于高精度数据转换电路中.     

用于高精度Σ-Δ数模转换的多级插值滤波器的设计技术(英文)

提出了一种用于20bitΣ-Δ数模转换器中的内插滤波器的有效实现方法,内插滤波器的过采样率为128.该方法使用多级结构以降低滤波器系数的复杂度和有限字长效应.同时提出了基于系数混合基分解的多相半带滤波器的无乘法器实现方法,它降低了控制逻辑的复杂程度,并大大节省了芯片面积.芯片采用0.13μm CMOS工艺实现,整个插值滤波器面积小于0.63mm2.整个电路系统仅用简单的硬件单元实现,且结构规整,这有利于大规模集成电路制造,并可应用于高精度数据转换电路中.     

∑-△数模转换器中插值滤波器的研究与设计

从16比特音频数模转换器中的插值滤波器结构分析入手,给出了通过采用半带滤波器、CIC插值滤波器和补偿滤波器等来降低电路复杂性的具体方法。该方法可使通带内信噪比（SNR）达到100dB以上,并能较好的抑制通带噪声。     

DAC中多级插值滤波器的研究与设计

设计了一种用于数字语音处理的插值滤波器。该滤波器利用多项插值原理,对采样率为44.1kHz,分辨率为16bit的输入音频信号（PCM码）进行128倍过采样。在Matlab下完成系统仿真后,采用Verilog对滤波器进行功能描述,并利用ModelSim工具进行仿真。仿真结果表明能够满足设计性能要求。     

高精度音频∑-ΔDAC的设计

提出了一种用于音频领域的18 bit∑-ΔDAC设计,其中采样率为48kHz的18bit数据经过插值滤波器的过抽样率为128,∑-Δ调制器选用4阶3bit输出的MASH结构,在Matlab下进行了系统仿真,测试结果表明方案可行.     

高精度音频∑-ΔDAC的设计

提出了一种用于音频领域的18 bit∑-ΔDAC设计,其中采样率为48kHz的18bit数据经过插值滤波器的过抽样率为128,∑-Δ调制器选用4阶3bit输出的MASH结构,在Matlab下进行了系统仿真,测试结果表明方案可行.     

宽带∑-△A/D转换器中数字抽取滤波器的设计与验证

无线便携式移动设备与宽带intemet接入技术的发展,对∑-△A/D转化器的带宽要求越来越高。文中结合前端5阶宽带乏△调制器,设计了一种降低功耗与面积的数字抽取滤波器,应用于宽带高精度AD转换器中。MATLAB／simulink仿真结果表明,经过数字抽取滤波器滤波后信噪比为97．8dB,通带边界频率为1．8MHz,最小阻带衰减为70dB,通带内波纹0．0025dB,可满足设计要求。∑-△A/D转换器高精度、低功耗的优点,可广泛应用于中特种设备检验检测仪器仪表中。     

高速∑-ΔDAC中插值滤波器的设计

基于ISO/IEC18000-6C协议设计了一种最高工作频率为48 MHz可用于UHF RFID系统的∑-ΔDAC的插值滤波器。该滤波器采用级联补偿滤波器、半带滤波器和级联积分梳状(CIC)滤波器的系统结构以降低设计复杂度。基于正则符号编码(CSD)技术将前两级滤波器中的乘法运算转化为移位相加以降低功耗和面积。同时,对CIC滤波器进行结构优化,进一步降低功耗。整个设计在MATLAB下完成系统仿真,并经过代码仿真、逻辑综合、布局布线等一系列数字流程。整个滤波器用标准0.18μm CMOS工艺实现,核心芯片面积小于0.52 mm2功耗约为5 mW。经仿真验证,满足性能要求。     

高精度∑-△音频DAC省面积插值器的设计与ASIC实现

介绍了一种用于∑-△音频DAC中能有效节省面积的插值器设计与ASIC实现方法.阐述了插值器的基本原理及常用设计方法.针对单级多倍插值器电路硬件消耗较大的问题,提出了4级级联多倍插值器结构和串行计算的电路架构.采用Synopsys和Cadence公司的EDA工具进行了完整的硬件电路设计、仿真和版图设计.芯片留片采用VIS公司3.3V.0.35 μm的CMOS工艺.     

新型双声道音频Σ-ΔDAC小面积插值滤波器的设计实现

该文提出了一种新型双声道音频Σ-Δ数模转换器(DAC)小面积插值滤波器设计方法。该方法采用左右两个声道复用一个插值滤波器的新型结构,并利用存储器实现第1级半带滤波器,从而降低芯片的实现面积。提出重新排序方法,保证复用后两个声道的同步。设计在TSMC 0.18μm 1.8 V/3.3 V 1P5M CMOS工艺上实现,测试信噪比为106 dB,数字部分芯片的面积仅为0.198 mm2,功耗为0.65 mW。这种设计方法降低了Σ-ΔDAC系统中数字部分的面积和功耗,给模拟部分留有较大的设计裕量,这对模数混合系统的设计具有重要的意义。     

一种用于过采样∑-△DAC和D类音频功率放大器的插值滤波器设计

本文提出了一种用于过采样∑-△DAC和D类音频功率放大器的插值滤波器的设计方法,利用此方法设计出了一个4倍的插值滤波器.